Time interleaved sar adc design with background calibration
Ayrık zamanlı ardışık yaklaşımlı analog sayısal çevirici tasarımı ve kalibrasyonu
- Tez No: 534851
- Danışmanlar: DR. ÖĞR. ÜYESİ TUFAN COŞKUN KARALAR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2018
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 103
Özet
Analog sayısal dönüştürücü devreleri sensörden gelen analog işaretleri belirli zaman aralıklarında örnekleyerek işaret seviyesine göre bilgisayarın işleyebileceği dijital kelimelere dönüştüren arayüz elemanlarıdır. Analog sayısal dönüştürücünün karşılaması gereken performans kriterleri devrenin kullanılacağı alana göre farklılık arzetmektedir. Örneğin endüstride kullanılan dönüştürücüler için en önemli parametre doğrusallık iken, batarya-bağımlı devrelerde güç parametresi öne çıkmaktadır. Literatürde farklı performans önceliklerine göre farklı ADC yapıları mevcuttur. Ardışıl yaklaşımlı (Successive Approximation Register-SAR) analog sayısal çeviriciler orta düzeyde doğrusallık ve orta ve yüksek düzeyde hız sağlayabilen devrelerdir. Aynı zamanda statik güç harcanması gerekmediğinden, bu ADC yapısı, güç-doğruluk veya güç-hız dengeleri açısından yüksek avantaja sahiptir. Yarıiletken teknolojisindeki gelişmeler daha küçük ve daha hızlı tranzistörlerden oluşan çiplerle işlem hızı ve kapasitesini yüksek oranda artırmıştır. Bu durum analog verilerin dijital ortama daha hızlı ve yüksek doğruluklu aktarımını sağlayan dönüştürücü devrelerine olan ihtiyacı da artırmıştır Analog sayısal dönüştürücü devrelerinde güç tüketimi istenen doğrusallık ve hız ile doğru orantılı olarak değişmektedir. Ancak hız açısından proses sınırlarına yaklaşıldıkça hız ve güç arasındaki doğrusal ilişki bozulmakta ve aynı hız artışı için çok daha fazla güç artışı gerekmektedir. Analog sayısal dönüştürücü örnekleme ve değerlendirme bloklarından oluşur. Ayrık zamanlı analog sayısal dönüştürücülerde, örnekleme bloğu yüksek hızda çalışmaya devam ederken örneklenen sinyalin sırayla değerlendirme işlemini gerçekleştiren birbirine paralel bağlı kanallardan birine sevk edilmesiyle dönüştürücünün geri kalan kısmı daha düşük hızlarda çalışabilmektedir. Bu sayede daha yüksek hızlara daha etkili güç-hız takasıyla çıkılabilmektedir. Yarı-kararlı durum (metastability) karşılaştırıcı devrelerinde sonuca yeterli sürede ulaşılamaması durumudur. Bu durumda karşılaştırıcıdan çıkacak dijital çıkış sinyali elde edilemez ve bu da sonraki dijital devreler için belirsizlik haline sebep olur. Yüksek hızda çalışan karşılaştırıcı devreleri için yarı-kararlı durumun ortaya çıkması daha olasıdır. Ayrık zamanlama ile karşılaştırıcı hızlarının düşürülmesi sayesinde bu yapılar kullanılarak daha yüksek hızlarda daha az hata ihtimali ile çalışılabilmektedir. Ayrık zamanlı ardışıl yaklaşımlı analog sayısal dönüştürücü, bir taraftan ayrık zamanlı örnekleme ile paralel bağlı kanal sayısıyla orantılı bir hız artışı sağlarken, diğer taraftan güç-hız ve güç-doğrusallık dengesi bağlamında etkili ardışıl yaklaşımlı ADC mimarisi ile orta-yüksek çözünürlük değerlerine düşük güç tüketimiyle ulaşabilmektedir. Bu tez çalışmasında, 2GS/s hızında çalışan 52 dB sinyal gürültü oranına sahip 10 bitlik bir ayrık zamanlı ardışıl yaklaşımlı ADC devresi tasarlanmıştır. SAR ADC devrelerinde lineerliği etkileyen birçok faktör bulunur. Bunlar arasında termal gürültü, pembe gürültü gibi yarıiletken devrelerin genelinde bulunan gürültü kaynaklarının yanısıra örnekleme devrelerindeki yük enjeksiyonu, kuantalama gürültüsü, DAC kapasitelerinin uyuşmazlığı, yük birikmesi, yetersiz bant genişliği, saat sinyalinin gürültüsü, karşılaştırıcı hızı ve hassasiyeti gibi hususlar sayılabilir. ADC devrelerinde örnekleme bloğunun doğrusallığı büyük önem taşır. Örnekleme esnasında ortaya çıkan hatanın giderilmesi mümkün olmayabilir. Örnekleme bloğundaki hata kaynaklarının başında yük enjeksiyonu ve zamanlama hataları gelir. Zamanlama hataları kalibrasyon devresi ile düzeltilebilirken, yük enjeksiyonundan dolayı oluşan nonlineer hatanın giderilmesi mümkün değildir.Yük enjeksiyonunu azaltmak için alt plaka örneklemesi metodu ve önyüklemeli anahtar devreleri yaygın olarak kullanılmaktadır. Bu çalışmada her iki yöntem de kullanılmıştır. ADC devrelerinde bir diğer kritik devre karşılaştırıcıdır. Karşılaştırıcı devrelerinin duyarlılığı, hızı ve güç tüketimi performans kriterlerini doğrudan etkilemektedir. Bu çalışmada, karşılaştırıcı devresi tasarlanırken yarı-kararlılık, ofset, güç, gürültü, hız ve duyarlılık kriterleri gözönünde bulundurulmuştur. Ayrık zamanlı ADC devrelerinde ise, kanallar arasındaki uyuşmazlıktan ötürü, yukarda sayılanlara ek olarak yeni hata kaynakları ortaya çıkar. Kanallar arasındaki ofset uyuşmazlığı, örnekleme zamanı uyuşmazlığı ve kazanç uyuşmazlığı en önemli hata kaynaklarıdır. Bunlara ek olarak yüksek hızlı devrelerde bant genişliği uyuşmazlığı da önemli hata kaynakları arasında yer alır. ADC devrelerindeki doğrusallığın azalmasına sebep olan mezkur hata kaynaklarının tümüyle tasfiyesi mümkün değildir. Kalibrasyon devreleri üretim sonrasında oluşan hata kaynaklarının belli bir ölçüde tasfiyesini mümkün kılan devrelerdir. Ayrık zamanlı ADC devrelerinde ofset, kazanç ve örnekleme zamanı uyuşmazlığı gibi idealsizliklerin tespiti ve giderilmesi için literatürde farklı yöntemler önerilmiştir. Kanal uyuşmazlıklarının tespiti için bir referans kanala ihtiyaç vardır. Bu kanal paralel bağlı kanallardan biri olarak seçilebileceği gibi, sadece kalibrasyon için kullanılan ek bir kanal da olabilir. İlk durumda, referans kanal ve kalibre edilecek kanal için örnekleme işlemini eşzamanlamak mümkün olmaz. Ancak giriş sinyalinin geniş anlamda durağanlık (wide-sense stationary) gibi belirli koşulları sağladığı varsayımına dayanarak hata analizi yapmak mümkündür. İkinci durumda ise, referans kanal ile kalibre edilecek kanal için örnekleme işlemi eşzamanlanır ve kanal çıkışlarının karşılaştırılması ile hata kaynakları tespit edilebilir. Kalibre edilecek kanalın referans kanal ile uyuşmazsızlıkları tespit edildikten sonra bunların giderilmesi için iki metod kullanılmaktadır. Budama (trimming) metodu, hataya sebep olan uyuşmazlığın ortadan kaldırılmasıdır. Dijital sinyal işleme (postprocessing) ise, uyuşmazlığı ortadan kaldırmak yerine etkisini hesaplayarak çıkış sinyalinden çıkarır. Hem dijital sinyal işleme hem de budama yönteminin nisbi olarak üstün ve zayıf yönleri bulunmaktadır. Dijital sinyal işleme metodu çıkış sinyalinin sürekli filtrelenmesini gerektirdiğinden gücü artırıp değerlendirme sürecini uzatırken, arkaplanda çalıştığı ve analog devreye geribesleme sağlamadığı için kararsızlık problemi oluşturmaz. Budama yönteminde ise harcanan güç ve değerlendirme süresi azalırken, analog devreye geribesleme sağlandığından kararsızlık ihtimali ortaya çıkar. Bu çalışmada, referans kanalı paralel bağlı kanallardan seçilmemiş, ayrı bir kanal olarak devreye eklenmiştir. Uyuşmazlıkların giderilmesi içinse, hem dijital sinyal işleme hem de budama metodundan faydalanılmıştır. Ofset uyuşmazlığı ve DAC kapasitelerinin uyuşmazlıkları, dijital sinyal işleme metodu ile giderilirken, örnekleme zamanı uyuşmazlığı için budama metodu kullanılmıştır. Dijital sinyal işleme metodu ile kalibre edilecek kanalın DAC kapasitelerinin uyuşmazlığı giderilirken kanallar arası kazanç uyuşmazlığı da giderilebilmektedir. Bu çalışmada ayrıca örnekleme zamanı uyuşmazlığının kalibrasyonu için gerekli türev bilgisinin elde edilmesini sağlayan yeni bir türev alıcı devre önerilmiştir. Devrenin türev alıcı kısmı akım taşıyıcı (current conveyor) ile gerçeklenmiş ve iki adet eğimli akım karşılaştırıcı devresi (tilted current comparator) zamanlama kalibrasyonu anahtarlanmıştır. Önerilen yeni türev alma metodu ile muadili olan iki seçeneğe nazaran hem güç hususunda hem de doğruluk açısından ilerleme kaydedilmiştir. Bir taraftan dijital ortamda türev alınması durumuna göre güç kaybı büyük oranda azaltılmıştır. Öbür taraftan yeni bir kanal eklenmesi durumuna göre giriş sinyal bozulması (analog frontend distortion) azaltılmıştır. Bunun sebebi giriş önerilen metodun giriş sinyalinin örneklenmesini gerektirmemesi ve dolayısıyla örneklemeden dolayı ortaya çıkan giriş yükündeki değişimin giderilmesidir. Ayrıca önerilen akım karşılaştırıcı devresinin normal karşılaştırıcı devrelerine nazaran çok daha az geri tepme gürültüsüne (kickback noise) sahip olmasından dolayı karşılaştırıcıdan dolayı giriş sinyalinin değişimi de ihmal edilebilir düzeye indirgenmiştir. Uygulanan kalibrasyon mekanizması MATLAB ve Verilog ortamında test edilmiş ve neticede istenen doğruluk değerine ulaşılabildiği gözlenmiştir. 18 kanal için yapılan yapılan testlerde kalibrasyon sisteminin sinyal-gürültü ve bozulma oranını (SNDR) 15dB artırabildiği gözlenmiştir. Bu durum da efektif bit sayısını 6 bit değerinden 8.4 bit değerine çıkarmıştır.
Özet (Çeviri)
Analog to digital converters are interface circuits between analog signals and digital signals. High speed analog to digital converters with moderate resolutions are used in many applications such wireless communication, optical communication, serial-link receivers, direct-sampling TV receivers and digital oscilloscopes. On the other hand, power efficient wideband ADCs are needed for many battery-powered portable devices. Increasing speed or resolution of ADCs results in power penalty. Power consumption increases nearly linearly with increasing resolution or sample rate up to process boundries. However, when approaching process boundries power consumption increases beyond linear. Time-interleaved ADCs are used to overcome the power penalty issue when the speed approaches the process boundries. Analog to digital conversion can be separated into two steps which are sampling and quantization. Time-interleaving ADCs distribute quantization step over parallel channels. This slows speed of the quantization circuit back from the process boundries. Therefore, the power efficiency is provided as if process boundries are extended to higher frequencies by the number of channels. So in time interleaved ADCs, while sampling rate is just equal to the conversion rate, quantization rate can be decreased by the number of the parallel channels. Metastability is another problem in high speed ADC circuits. As comparator speed decreases by interleaving subADCs, metastability rate also decreases by timeinterleaved architecture. Despite the benefits mentioned above, mismatch among the subADC channels can degrade linearity. Mismatch errors can be categorized into two classes: static and dynamic errors. Gain mismatch, ofset mismatch and capacitor mismatch of subADCs are static error sources. Static errors are frequency independent and dealt easier compared to dynamic errors. Dynamic errors are input frequency dependent errors which include timing skew mismatch and bandwidth mismatch errors. Dynamic mismatch errors gain dominance as input signal frequency increases and may become most dominant error source when digitizing high frequency inputs. Both static and dynamic mismatch errors can be corrected by utilizing calibration circuits. In this study, a time-interleaved ADC consisting of 18 parallel channels is designed. Sampling speed of converter is 2GS/s, 52dB SNDR is accomplished around Nyquist frequencies. Besides, digital background calibration system is designed and simulated in MATLAB and Verilog environment.
Benzer Tezler
- Design and implementation of an 11-bit 50 MS/s flash-assistedsuccessive approximation register adc
11-bit 50 MS/s flaş destekli ardışıl yaklaşımlı analog sayısal çeviricinin tasarımı ve uygulanması
FATİH MADEN
Yüksek Lisans
İngilizce
2023
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. TUFAN COŞKUN KARALAR
- 8-bit 2 GSPS time-interleaved SAR ADC design for portable measurement devices
Taşınabilir ölçü aletleri için 8-bit 2 GSPS ayrık zamanlı ardışık yaklaşımlı analog sayısal çevirici tasarımı
BÜŞRA TAŞ
Yüksek Lisans
İngilizce
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. METİN YAZGI
- A wide bandwidth 8-bit 20 msps sar ADC
Yüksek band genişlikli 8-bit 20 Msps SAR ADC
MUSTAFA ÖZ
Yüksek Lisans
İngilizce
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. TÜRKER KÜYEL
- An 8-BIT 100 MS/s time-interleaved SAR-assisted pipeline ADC with improved residue amplifier
İyileştirilmiş artık yükselteçli 8-BIT 100 MS/s zaman aralıklıSAR yardımlı boru hattı ADC
CERIN NINAN KUNNATHARAYIL
Doktora
İngilizce
2022
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
PROF. DR. YAŞAR GÜRBÜZ
- A 6-bit time-interleaved asynchronous successive approximation register analog-to-digital converter with 1-bit redundancy in 90nm technology
90nm teknolojisinde ekstra 1-bit yedek bilgi ile 6-bit asenkron ayrık zamanlı ardışık yaklaşımlı örneksel sayısal çevirici
ARMAN GALİOĞLU
Yüksek Lisans
İngilizce
2017
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. YAŞAR GÜRBÜZ