Equivalence checking of designs modeled in simulink implemented in low level
Simulinkte modellenen tasarımların alt seviyedeki gerçeklemeleriyle denkliklerinin sınanması
- Tez No: 503317
- Danışmanlar: PROF. DR. GÜNHAN DÜNDAR, DOÇ. DR. MEHMET ALPER ŞEN
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2018
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Bilim Dalı
- Sayfa Sayısı: 166
Özet
Bu çalışmada analog ve sayısal Simulink modellerinin alt seviyedeki gerçeklemeleriyle denkliklerini sınamaya yarayan yöntemler önerilecektir. Sayısal yöntem, sayısal tümleşik devre tasarımında sıklıkla kullanılan araçlardan faydalanılarak geliştirilmiştir. Simulink'te sayısal modeller, mevcut kütüphane veya kullanıcı tanımlı fonksiyonlar aracılığıyla tasarlanır. Bu modeller yazmaç aktarım seviyesindeki gerçeklemeye Matlab'ın HDL Coder aracıyla veya Real Time Workshop sonrasında Catapult kullanılması ile dönüştürülür. Yazmaç aktarım seviyesinde yazılmış bir tasarımın önceki aşamada yine bu seviyeye dönüştürülmüş haldeki tasarımla denklik kıyaslaması Formality kul- lanılarak yapılır. Analog yöntemde ise, denkliğe model ve devre seviyesinde yapılan benzetimlerden elde edilen başarım değişkenlerinin kıyaslanması ile karar verilmektedir. Bu benzetimler tasarımı ifade eden farklı giriş değişkenleri için çalıştırılır. Bu sayede, model ve devre seviyesi tasarımın denk olduğu giriş değişkenleri uzayı elde edilir. Analog yöntemde, ilk aşamada Matlab'ın en iyileyicisi kullanılmıştır, bir sonraki aşamada SPEA2 yönteminden devşirilen bir evrimsel hesaplama yöntemi geliştirilmiştir. Son aşamada giriş değişkenleri kümesi olan örneklem oluşturulmasında Yarı Monte Carlo yönteminden faydalanılmıştır. Bu yöntem sayesinde daha az örnek kullanılarak sonuca ulaşılması sağlanmıştır. Son olarak, süreç değişimleri analizini yöntemimize ekledik. Bildiğimiz kadarıyla, Simulinkteki analog ve sayısal modeller için önerdiğimiz yöntemler alanda ilktir. Ayrıca, evrimsel hesaplama kullanan yöntemimiz Simulink dışında tasarlanmış modellere de uygulanabilir. Sayısal yöntemimiz İleri Şifreleme Standardı ve Matlab sürümüyle dağıtılan örnekler üzerinde; analog yöntemler ve süreç değişimleri analizi ise evirici, işlevsel yükselteç ve buck çevirici üzerinde doğrulanmıştır.
Özet (Çeviri)
We propose methodologies for checking the equivalence of analog and digital Simulink models and their low level implementations. For digital methodology, we develop a flow utilizing commonly used tools used in digital integrated circuit design. Digital model can be designed by built-in Simulink libraries or user-defined functions. These models are converted to register-transfer level (RTL) implementations by usage of either Matlab's HDL Coder tool or Real Time Workshop followed by Catapult. Manual RTL implementation is compared to the converted RTL via Formality tool to decide equivalence. For the analog methodology, equivalence is decided by comparing predetermined performance parameters from simulations of model and the circuit level implementation. Simulations are done for different input parameters, which characterize the design. By means of this, a space of input parameters is found, where the model and the circuit level implementation are equivalent. For the analog methodology, we utilize Matlab's optimizer firstly, then we develop an evolutionary computation approach, which is a modified version of SPEA2 algorithm. We utilize Quasi Monte Carlo method to generate the samples, which are the input parameter set. This makes it possible to reach the result with less samples. Finally, we integrate process variation analysis to the equivalence checking methodology. To the best of our knowledge, the methodologies we propose for both digital and analog models are the first for checking equivalence for Simulink. Also the analog equivalence checking methodology with evolutionary computation can be applied to non-Simulink models. We validate digital methodology on designs distributed with Matlab package and Advanced Encryption Standard (AES). Proposed analog methodologies and process variation analysis are validated on inverter, operational amplifier and buck converter.
Benzer Tezler
- Daralan kesitli katmanlı kompozit kirişlerin serbest titreşim analizi
Free vibration analysis of laminated tapered composite beam
BERKE TÜRKKAL
Yüksek Lisans
Türkçe
2023
Havacılık ve Uzay Mühendisliğiİstanbul Teknik ÜniversitesiUçak ve Uzay Mühendisliği Ana Bilim Dalı
PROF. DR. İBRAHİM OZKOL
- Bir tankerin orta kesit boyutlandırması ve sonlu elemanlar yöntemine dayalı boyuna mukavemet değerlendirmesi
Midship scatling of a tanker ship and longitudinal strength assessment based on finite element method
NURBAKİ BAYKUT
Yüksek Lisans
Türkçe
2011
Gemi MühendisliğiYıldız Teknik ÜniversitesiGemi İnşaatı ve Gemi Makineleri Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. İSMAİL BAYER
- Kiriş problemleri sonlu elemanlar yöntemi ile çözümü
The Solution of beam problems with finite element method
OSAMA A.SALEH ABDALLA
- Kazıkların davranışlarının sonlu elemanlar metodu ile belirlenmesi
Başlık çevirisi yok
ZEKİ HANAVDELOĞLU
Yüksek Lisans
Türkçe
1998
İnşaat Mühendisliğiİstanbul Teknik Üniversitesiİnşaat Mühendisliği Ana Bilim Dalı
PROF. DR. M. ATİLLA ANSAL
- Uçak motoru komponent tasarımı ve optimizasyonu
Aircraft engine component design and optimization
YUNUS EMRE BAYKAL
Yüksek Lisans
Türkçe
2018
Uçak Mühendisliğiİstanbul Teknik ÜniversitesiUçak ve Uzay Mühendisliği Ana Bilim Dalı
PROF. DR. ZAHİT MECİTOĞLU