Geri Dön

Üç boyutlu yonga-üstü-ağ (3B-YÜA) mimarileri için eşleme yöntemleri

Mapping methods for three dimensional network-on-chip (3D-NOC) architectures

  1. Tez No: 518827
  2. Yazar: YİĞİTCAN NALCI
  3. Danışmanlar: DOÇ. DR. SÜLEYMAN TOSUN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2018
  8. Dil: Türkçe
  9. Üniversite: Hacettepe Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 66

Özet

Teknolojinin ilerlemesi ve uygulamaların ihtiyaçlarının artması ile yonga içindeki çekirdek sayısı hızlı bir artış göstermiştir. Bu durum tasarımcıları Yonga üstü Ağ (YüA) modeli gibi yeni iletişim teknolojileri icat etmeye yöneltmiştir. Bütünleşmiş devre üretimindeki gelişmeler, üç boyutlu YüA (3B YüA) uygulamalarına da olanak sağlamıştır. 3B YüA mimarilerinin avantajları 2B karşılığına göre fazladır. 3B YüA'lar daha düşük alana, daha yüksek verim ve performansa ve daha az enerji tüketimine sahiptir. Ancak 3B YüA mimarileri otomasyon algoritmalarından yoksundurlar. Önemli tasarım sorunlarından birisi de verilen uygulama bileşenlerini örgü tabanlı 3B YüA mimarisi üzerine eşleme problemidir. Bu tez çalışmasında, örgü tabanlı 3B YüA mimariler için bir sezgisel eşleme algoritması olan CastNet3D yöntemi önerilmiştir. CastNet3D algoritması, uygulamada birbiriyle çok iletişim kuran düğümleri, aralarında yatay bağlantılara göre daha hızlı ve daha az enerji tüketen dikey bağlantılar olacak şekilde yerleştirmeye çalışmaktadır. Ayrıca eşleme problemi için geliştirilen benzetimli tavlama (BT) tabanlı SA3D algoritması da sezgisel yöntemi meta sezgisel yöntem ile karşılaştırmak için önerilmiştir. CastNet3D algoritması SA3D ve iki adet 2B YüA algoritması ile birçok kıstasa göre karşılaştırılmıştır. Alınan sonuçlar CastNet3D'nin çok kısa sürede enerji tüketimi açısından daha iyi eşlemeler elde ettiğini göstermiştir.

Özet (Çeviri)

The number of cores in the chip has shown a rapid increase with the advancement of technology and the increased needs of applications. This led designers to invent new communication technologies such as Network-on- Chip (NoC) paradigm. Advances in integrated circuit fabrications even allowed three-dimensional NoC (3D-NoC) implementations. 3D-NoC architectures have more advantages than its 2D counterpart. 3D-NoCs have a lower area, higher efficiency and performance and lower energy consumption. However, they lack the design automation algorithms. An important design problem for a given application is mapping it on 3D-NoC topology. In this thesis, we propose a heuristic mapping algorithm, called CastNet3D, for mesh-based 3D-NoCs. The algorithm tries to utilize vertical links for communicating nodes as much as possible since they are faster and less energy consuming than horizontal ones. Simulated annealing based algorithm (SA3D) for the mapping problem is also proposed to compare the heuristic method with the metaheuristic method. CastNet3D has been compared against SA3D and two 2D-NoC algorithms on several benchmarks. The results show that CastNet3D obtains better mappings in terms of energy consumption most of the time in a very short time.

Benzer Tezler

  1. Enerji verimli kullanıma özel 3D yonga üstü ağ tasarımı

    Energy aware application-specific 3D network-on-chip design

    ARASH BARZINMEHR

    Yüksek Lisans

    Türkçe

    Türkçe

    2017

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. SÜLEYMAN TOSUN

  2. Reconfigurable network-on-chip (NoC) architectures for embedded systems

    Gömülü sistemler için yeniden betimlenebilir yonga üstü ağ (YüA) mimarileri

    SALİH BAYAR

    Doktora

    İngilizce

    İngilizce

    2015

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolBoğaziçi Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ARDA YURDAKUL

  3. Lab-on-a-chip devices for drug screening

    İlaç taraması için yonga-üstü-laboratuvar aygıtları

    BEGÜM GÖKÇE

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Biyoteknolojiİzmir Yüksek Teknoloji Enstitüsü

    Biyoteknoloji Ana Bilim Dalı

    PROF. DR. DEVRİM PESEN OKVUR

    PROF. DR. ALİ ÇAĞIR

  4. Mimicking the tumor microenvironment in lab-on-a-chip devices

    Yonga-üstü-laboratuvar aygıtlarında tümör mikroçevresinin taklit edilmesi

    MÜGE BİLGEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Biyoteknolojiİzmir Yüksek Teknoloji Enstitüsü

    Biyoteknoloji ve Biyomühendislik Ana Bilim Dalı

    PROF. DR. DEVRİM PESEN OKVUR

    DR. ÖĞR. ÜYESİ NUR BAŞAK SÜRMELİ

  5. Laser fabrication of in-chip multi-layer micro-channels

    Lazer ile yonga-içi çok katmanlı mikro-kanal üretimi

    MUHAMMAD AHSAN TAUSEEF

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Fizik ve Fizik Mühendisliğiİhsan Doğramacı Bilkent Üniversitesi

    Malzeme Bilimi ve Nanoteknoloji Ana Bilim Dalı

    YRD. DOÇ. ONUR TOKEL