Layout works of various capacitor multipliers to reduce the integrated circuit area
Kırmık alanını azaltmaya yönelik sığa çapıcı devrelerin fiziksel serim çalışması
- Tez No: 547237
- Danışmanlar: PROF. DR. ALİ TOKER
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2018
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 93
Özet
Bu tezin ana amacı, sığaç çarpıcılarını kullanarak kırmık alanı kazanımını sağlamaktır. Teknoloji boyutları küçüldükçe aynı alana daha fazla eleman sığdırmak daha önemli hale gelmiştir. Dijital devreler, analog devrelerden bu konuda daha avantajlıdır. Dijital devrelerde milyonlarca eleman kısıtlı kıymık alanına yerleştirilebilmektedir. Analog devrelerde ise bu durum bu kadar kolay değildir. Teknoloji boyutu küçülmesine rağmen elektriksel açıdan kısıtlamalar eleman boyutlarını küçültmeyi zorlaştırmaktadır. Bu kısıtlamaların başında elemanların eşdeğer gerilimi gelmektedir. Analog devrelerin en çok kullanılan elemanı olan sığaçlar ise bütünleşik devrelerde diğer elemanlara göre daha fazla alan kaplamaktadır. Sığaç değerini arttırmaya yönelik farklı tabakalar kullanılmasına rağmen sınırlı alanda istenen sığaç değerleri elde edilememektedir. Özellikle filtre devrelerinde çok sayıda sığaç kullanılmaktadır. Bu yüzden sığaç çarpıcıların toplam kıymık alanını azaltmada önemi büyüktür. Bobinler de sığaçlar gibi analog devrelerde çok büyük kıymık alanı işgal etmektedir. Aktif devreleri kullanarak daha küçük alan için eşdeğer bobin değeri elde dilebilir. Fakat bobinler sığaçlar kadar çok kullanılan devre elemanı değillerdir. En büyük alan kazanımını elde etmek için fiziksel serim çalışması çok önemlidir, serim çalışması sırasında doğru yöntemler uygulanmalıdır. Doğru yöntemleri kullanabilmek için ise fiziksel serim bilgisinin yanında yarıiletken elemanların yapılarını da iyi bilmek gerekmektedir. Bölüm 2'de metal oksit yarıiletken alan etkili transistör (MOSFET), direnç ve sığaç yapıları detaylı bir şekilde anlatılmıştır. CMOS ve diyot yapısı detaylı olarak gösterilmiştir. Ek olarak, MOSFET'in fabrikasyon süreci ve parazitik sığaçları gösterilmiştir. Parazitik sığaçlara, sığaç çarpıcı devrelerinde çok dikkat edilmesi gerekmektedir. Çarpım değerinin çok büyük olduğu devrelerde çarpılan birim sığaca ek olarak gelen düşük sığaç değerleri çok yüksek değerlere ulaşabilir. Bu durum ise elde edilmek istenen eşdeğer sığaç değerinin hata payından daha fazla değişmesine neden olabilir. Bölüm 3'te analog fiziksel serim teknikleri ve kısıtlamaları açıklanmıştır. Bu teknikler kırmık alanını en aza indirmek ve elemanlar arasında eşleşmeyi sağlamak için kullanılır. Genellikle, bu teknikler MOSFET için kullanılmakla beraber diğer elemanlar için de kullanılması son derece önemlidir. Direnç ve sığaçlar devrelerde çok fazla alan işgal etmektedirler. Çoklu geçitli MOSFET kullanmak bu yöntemlerin en bilinenidir. Doğru MOSFET kullandıktan sonra birden fazla MOSFET'i simetrik bir biçimde dizmek ve metal bağlantılarını yine simetrik yapmak eşleşme için çok önemlidir. Kukla eleman kullanmak ve ortak merkezli yerleşim yapmak simetri için kullanılan diğer yöntemlerdir. Teknoloji yıldan yıla değiştikçe bu yöntemlerin de değiştiği dikkate alınmalıdır. Bunu sebebi, eleman boyutları küçüldükçe elemanların yeni davranışlarının keşfedilmesidir. Gelecekte, atom boyutlarına yakın elemanlar kullanılacağı düşünülürse, bu elemanların bugünkü kullanılan elemanlardan daha farklı davranışlar göstereceği açık bir şekilde tahmin edilmektedir. Buna bağlı olarak ise, anlatılan yöntemlerinde değişeceği anlaşılmaktadır. Anlatılan bu yöntemleri kullanmanın yanında bu yöntemlerden bağımsız veya onların da sebep olduğu bazı kısıtlamalar mevcuttur. Bu kısıtlamalar da son derece önemlidir. Bu kısıtlamalardan en önemlisi LUP (Latch up)'tır. LUP'a yeteri kadar dikkat edilmediği takdirde, bütünleşik devrede çok yüksek genlikli kaçak akımlar meydana gelebilmektedir. Bu durum devrenin düzgün çalışmasını engellemektedir. Bu sorunun sebepleri ve yöntemleri detaylı bir şekilde anlatılmıştır. Diğer bir kısıtlama ise kuyu yakınlık etkisidir. Kuyuya yakınlık elemanların davranışlarını etkilemektedir. Örneğin; MOSFET'in eşik gerilimi bu durumdan etkilenmektedir. Yayılma alanının uzunluğu MOSFET'in eşik gerilimini etkileyen bir diğer kısıtlamadır. Bu uzunluğun nasıl uygun hale getirileceği şekiller ile detaylı olarak gösterilmiştir. Kısıtlamalarda son olarak anten etkisi anlatılmıştır. Bu etki, MOSFET'in geçidine çok uzun ve sürekli metal bağlanması sonucunda oluşur ve geçide zarar verir. Çözüm yöntemleri anlatılmıştır. Bölüm 4'te sığaç çarpıcıları açıklanmıştır. Çarpıcılar temelde iki gruba ayrılır. Bunlar; gerilim modlu ve akım modlu çarpıcılardır. Konvansiyonel metotlar ve literatürden örnekler açıklanmıştır. Literatür incelendiği zaman genellikle akım modlu devre topolojileri araştırıldığı görülmüştür. Gerilim modlu topolojiler üzerinde daha az çalışma yapıldığı saptanmıştır. Bu çalışmada da benzer şekilde akım modlu çarpıcı topolojileri hakkında daha çok bilgi verilmiştir. Gerilim modlu olarak ise sadece bir tane topoloji örneği bulunmaktadır. Bölüm 5'te ise, bir tane konvansiyonel gerilim modlu çarpıcı ve iki tane akım modlu çarpıcı tasarlanmış ve fiziksel serimi yapılmıştır. Akım modlu devrelerin bir tanesi akım kaynaklı temelli olup bir diğeri ise OTA temellidir. Bütün örnekler üç tane çarpan değeri için gerçekleştirilmiştir. Bunlar; 28, 65 ve 126'dır. Benzetim sonuçları eşdeğer sığaç empedansı, eş değer sığaç değeri ve eşdeğer sığacın kalite faktörü için yapılmıştır. Çarpıcının sığaç davranışı gösterdiği frekans aralığı empedans fazının 81 derece olduğu bölge sınırlandırılmıştır. Bu değerin hata payı ideal sığaç için empedans fazının 90 derece olduğu düşünülürse %10 olarak belirlenmiştir. Hesaplanan eşdeğer kapasite değeri ve kalite faktörü ise empedans benzetiminde saptanan frekans aralığı için hesaplanmıştır. Devrelerin fiziksel serimleri ilk önce detaylı olarak daha sonra ise eşdeğer sığaç boyutu ile beraber gösterilmiştir. Bölüm sonunda ise, gerçekleştirilen bütün topolojiler ve çarpan değerleri için sığaç empedansı, eşdeğer sığaç ve alan kazanımını gösteren çizelgeler bulunmaktadır. Bölüm 6'da, üç farklı topoloji ve üç farklı çarpan değeri için çapıcılar karşılaştırılmış ve yorumlanmıştır. Frekans aralığı, toplam alan kazanımı ve eşdeğer sığaç değeri açısından karşılaştırmalar yapılmıştır. Birbirlerine göre avantaj ve dezavantajları detaylı bir şekilde anlatılmıştır. Gelecekte yapılması gereken çalışmalar olarak ise gerilim modlu çarpıcılar başta olmak üzere farklı topolojilerin araştırılması ve gerçekleştirilmesi belirlenmiştir. Mevcut gerçekleştirilen topolojilerin ise performanslarının nasıl arttırılacağının araştırılması gerektiği sonucuna varılmıştır. Yine mevcut gerçekleştirilen devrelerin fabrikasyon süreciyle üretilmeleri ve ölçümlerinin alınması da bir diğer çalışma olarak düşünülmüştür.
Özet (Çeviri)
The main aim of this thesis is reducing the silicon area by using capacitor multipliers. This focus requires very good layout work, correct methodologies should be applied during layout work. Structure of semiconductor devices must be known in order to apply these methodologies. These main components are MOSFET, resistor and capacitors. Capacitors are classified in to three categories, these are; MIM, MOM and MOS capacitors. They are explained in chapter 2 in detail. Analog layout techniques are explained to produce the optimized layout. These techniques are used for matching and reducing silicon area. Current distribution may be considered as another approach. Mostly, MOSFETs are placed to an integrated circuit by using these techniques. Capacitors and resistors are also important because they occupy large areas in an integrated circuit. These techniques may change as technology changes year by year. The main reason for this is discovering new behaviors of semiconductor components as their dimensions scale down. Mainly, there are two types of capacitor multipliers. These are voltage mode and current mode multipliers. One voltage type and two current types are designed and their layout work are done. They are simulated for three multiplication factors. These are 28, 65 and 126. Magnitude and phase of impedance of equivalent capacitor is simulated. Capacitance behavior are determined in frequency domain thanks to the impedance analysis. Equivalent capacitor is calculated between frequencies which are described with impedance response. Quality factor of equivalent capacitor is also simulated between the same frequency range. Three topologies are compared in terms of equivalent capacitor, area gain and frequency range. As a conclusion, results of three topologies are consolidated and also advantages and disadvantages are shown for three multiplication factors. As a future work, fabrication of these topologies is advised. Also, new methods must be considered, especially for voltage mode.
Benzer Tezler
- Yüksek gerilim labaratuvarlarının tasarımı ve deney devrelerinin incelenmesi
Design of high voltage laboratories and analysis of test circuits
MEHMET BAYRAK
Yüksek Lisans
Türkçe
1993
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiY.DOÇ.DR. ÖZCAN KALENDERLİ
- Kuyruk yeli enerjisi kullanılarak düşey eksenli rüzgar türbin çiftliği geliştirilmesi
Development of a vertical axis wind turbine farm by using wake energy
AHMETCAN ETYEMEZ
Yüksek Lisans
Türkçe
2017
Makine Mühendisliğiİstanbul Teknik ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
PROF. DR. HİKMET KOCABAŞ
- 3um N-kuyu CMOS teknolojisi ile test kırmığı tasarımı ve tranzistor eşik gerilimi ayarı
Test chip design for 3 um N-well CMOS fabrication technology and threshold voltage adjustment
ZEYNEP D. TOROS
Yüksek Lisans
Türkçe
1991
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. DURAN LEBLEBİCİ
- Klinoptilolit ve kum filtresi kullanılarak amonyak piklerinin giderilmesi
Başlık çevirisi yok
DİDEM A. GÜVEN
- Hyperloop altyapı kapsülü geliştirilmesi
Hyperloop infrastructure capsule development
YEKTA YEŞİLYURT
Yüksek Lisans
Türkçe
2024
Makine Mühendisliğiİstanbul Teknik ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ HİKMET ARSLAN