Geri Dön

An application-aware DRAM controller

Uygulama farkında dinamik rastgele erişimli bellek kontrolcüsü

  1. Tez No: 584387
  2. Yazar: RAMAZAN CİLASIN
  3. Danışmanlar: DOÇ. DR. CÜNEYT FEHMİ BAZLAMAÇCI
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: DRAM, Bellek kontrolcüsü, Uygulama farkındalığı, Bellek zaman çizelgeleyicisi, DRAM, Memory controller, Application awareness, Memory scheduling
  7. Yıl: 2019
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 111

Özet

Gelişmekte olan teknolojilerin hızlı tepki süreleri ve düşük güç tüketimi sağlayan bellek gereksinimleri göz önünde bulundurulduğunda, daha etkili bellek sistemleri, akıllı telefonlardan veri merkezlerine kadar olan bütün sistemlerde çok önemli bir ihtiyaç haline gelmiştir. Fakat işlemci ve bellek hızları arasındaki farkın şiddetli biçimde artmasıyla çoğu uygulamanın yürütme süreleri neredeyse tamamen Rastgele Erişimli Belleklerin işlemcilere veri yollama hızlarına bağlı olacaktır. Ana hafıza olarak, düşük gecikme süresi, yüksek yoğunluğu ve düşük maliyetinden dolayı DDRx DRAM teknolojisi seçilmiştir. DRAM piyasası, maliyete duyarlı bir pazardır ve DRAMdeki değişiklikler üreticiler tarafından kolayca kabullenilmemektedir. Diğer yandan DRAM, istemciler ve DRAM arasında arayüz sağlayan bir bellek kontrolcüsü tarafından yönetilir ve bellek kontrolcüsünde yapılacak değişikliklerin yavaş belleğin sebep olduğu sorunları azaltmada önemli etkileri olabilir. Bu tez çalışmasında genel maksatlı bilgisayarlarda bulunan DRAM kontrolcülerindeki muhtemel iyileştirmelere odaklanılmıştır ve yukarıda bahsedilen probleme yönelik asağıdaki algoritmik katkılar ve öneriler sunulmuştur: (i) ana bellekteki istemci çatışmalarını azaltan ve adil istemci servisi sağlayan bir uygulama farkında bellek zaman çizelgeleyicisi algoritması (ii) ana bellekteki gereksiz etkinleşmeyi engelleyen karma bir bellek sayfası ilkesi (iii) esneklik sağlamak için gerekli olan dinamik bir komut çizelgeleme şeması (iv) gecikme ve güç tüketimini azaltmak için bir yenileme çizelgeleme yöntemi (v) gecikme ve güç tüketimi arasında bir denge sağlamak için güç kapatma modlarının etkili kullanımı (vi) DRAM iç karakteristiklerini kullanan bir bellek erişim gecikme azaltma yönteminin entegrasyonu. Bu tez çalışması sonucunda elde edilen DRAM kontrolcüsü, daha fazla bellek kullanım maliyeti karşılığında, yakın zamanda önerilen bir uygulama farkında DRAM kontrolcüsüne oranla uygulamalara daha adil servis sağlar, daha az güç tüketimi yapar ve ortalamada %9,31 daha iyi performans sergiler. Önerilen yöntemlerin uygulanması kolaydır ve modern bir bellek kontrolcüsünde kullanılabilir.

Özet (Çeviri)

Considering that emerging technologies have started to require excessive amount of memory, with quick response times and low power consumption, more efficient memory systems has become a crucial need for almost every system ranging from mobile phones to data centers. However, there exists a gap between CPU and memory speeds and most application execution times depend almost entirely on the speed at which RAM can send data to the CPU. As for the main memory, DDRx DRAM's relatively low-latency, high density and low cost made it the technology choice. DRAM market is a cost-sensitive market and architectural changes in DRAM is not easily welcomed by the manufacturers. On the other hand, DRAM is managed by Memory Controller which provides an interface between requestors and DRAM, and changes to the Memory Controller might have considerable effect on mitigating the problems incurred by slow memory. In this thesis work, DRAM Controllers for general purpose computers are focused on and based on the problem mentioned above the following algorithmic contributions and proposals are made: (i) an application aware memory scheduling algorithm to reduce the main memory interference and to provide fairness (ii) a hybrid page policy to avoid unnecessary activations, (iii) a dynamic command scheduling scheme that is essential for providing flexibility, (iv) a refresh scheduling method to decrease latency and power consumption, (v) an efficient way of using power-down modes to provide balance between latency and power consumption, (vi) integration of a memory access latency reduction method which is using the intrinsic DRAM characteristics. This thesis work's resultant controller provides a performance benefit of 9.31% on average compared to a recently proposed application aware controller, while serving fairer to applications and consuming lower power at the expense of higher storage cost. Proposed methods are simple to implement and can be used in a modern memory controller.

Benzer Tezler

  1. Dram üzerinde gerçek rastgele sayı üretme mekanizmaları için sistem tasarımı

    End-to-end system design for dram-based true random number generators

    FATMA NİSA BOSTANCI

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolTOBB Ekonomi ve Teknoloji Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. OĞUZ ERGİN

  2. Düşük güç tüketimi ve yüksek başarım için özgün uyarlanabilir gömülü sistem ve bellek tasarımları

    Novel adaptive embedded system and memory designs for low power consumption and high performance

    FAHRETTİN KOÇ

    Doktora

    Türkçe

    Türkçe

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolTOBB Ekonomi ve Teknoloji Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. OĞUZ ERGİN

  3. An application aware utility based lifetime quantification framework for wireless sensor networks

    Telsiz algılayıcı ağlar için uygulama bağımlı fayda tabanlı ağ ömrü belirleme çatısı

    BAHRİ ATAY ÖZGÖVDE

    Doktora

    İngilizce

    İngilizce

    2009

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolBoğaziçi Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. CEM ERSOY

  4. Energy and buffer aware application mapping for networks on chip

    Yonga üzeri ağlar için enerji ve arabelleğe duyarlı uygulama eşleştirme

    COŞKUN ÇELİK

    Doktora

    İngilizce

    İngilizce

    2013

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. CÜNEYT F. BAZLAMAÇCI