Geri Dön

High level synthesis based fpga implementation of matricized tensor times khatri-rao product to accelerate canonical polyadic decomposition

Canonical polyadic decomposition'lari hızlandırmak için matrisleştirilmiş tensör ile Khatri-rao çarpımı'nin yüksekdüzeyli sentezleme tabanli fpga implementasyonu

PDF İndir

  1. Tez No: 606283
  2. Yazar: ZAHİT SAYGIN DOĞU
  3. Danışmanlar: PROF. DR. CEVDET AYKANAT, DOÇ. DR. MUHAMMET MUSTAFA ÖZDAL
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2019
  8. Dil: İngilizce
  9. Üniversite: İhsan Doğramacı Bilkent Üniversitesi
  10. Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 60

Özet

Tensör ayrıştırımının yapısal hasar algılama, ağlarda anormallik saptanması gibi bir çok uygulaması vardır. Tensör ayrıştırımının en çok zaman alan parçası ma- trisleştirilmiş tensör ile Khatri-Rao çarpımı (MTTKRP) adı verilen çekirdek kod parçasıdır. Bu tezde, FPGA kullanarak MTTKRP kod parçasının çalıştırılması üzerine güncel uygulamalarla karşılaştırılabilir bir uygulama yapılabileceği göster- ilmiştir. Bu hedefe ulaşmak için Vivado HLS kullanılarak tek bir döngüden oluşan düz bir tasarım geliştirilmiştir. Büyük tensörlerin kısıtlı BRAM kapasitesi ile işlenebilmesi için parçalara bölme yöntemi kullanılmıştır. Parçalara bölme işlem- inin performansı olumsuz etkilediğinin gösterilmesine rağmen, tensörleri işlemek için yeterli en az bölme kullanıldığında 3.40'a kadar hızlanma gözlemlenmiştir.

Özet (Çeviri)

Tensor factorization has many applications such as network anomaly detection, structural damage detection and music genre classification. Most time consuming part of the CPD-ALS based tensor factorization is the Matricized Tensor Times Khatri-Rao Product (MTTKRP). In this thesis, the goal was to show that an FPGA implementation of the MTTKRP kernel can be comparable with the state of the art software implementations. To achieve this goal, a flat design consisting of a single loop is developed using Vivado HLS. In order to process the large ten- sors with the limited BRAM capacity of the FPGA board, a tiling methodology with optimized processing order is introduced. It has been shown that tiling has a negative impact on the general performance because of increasing DRAM access per subtensor. On the other hand, with the minimum tiling possible to process the tensors, the FPGA implementation achieves up to 3.40 speedup against the single threaded software.

Benzer Tezler

  1. Tez No

    478620

    FPGA implementation of a dense optical flow algorithm using altera OpenCL SDK

    FPGA'de altera OpenCL SDK kullanılarak geliştirilen yoğun optik akış uygulaması

    UMUT ULUTAŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolÖzyeğin Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. HASAN FATİH UĞURDAĞ

  2. Tez No

    858602

    A refined methodology tor model-based FPGA hardware design: An example of quadrotor dynamical model implementation

    Model tabanlı FPGA donanımı tasarımında iyileştirilmiş bir yöntem sistemi: Bir dört rotorlu için dinamik model gerçekleme örneği

    SEZER MEMİŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Savunma Teknolojileri Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ RAMAZAN YENİÇERİ

  3. Tez No

    741111

    Model tabanlı adaptif LMS hüzmeleme tasarımı ve FPGAüzerinde gerçeklenmesi

    Model-based design and FPGA implementation of adaptive LMS beamforming

    EŞREF TEMEL

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. TUFAN COŞKUN KARALAR

  4. Tez No

    892628

    High level synthesis implementation of classification algorithms for breast cancer detection on xilinx FPGAs

    Makine öğrenmesi sınıflandırma algoritmalarının xilinx FPGA üzerinde gerçeklenmesi

    ASLIHAN HACER TÜFEKCİOĞLU

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik MühendisliğiMarmara Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. SALİH BAYAR

  5. Tez No

    655344

    Opencl-based efficient HLS implementation of iterative graph algorithms on FPGA

    Yinelemeli çizge algoritmalarının FPGA üzerinde opencl ile etkin HLS uygulaması

    KENAN ÇAĞRI HIRLAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ÖZCAN ÖZTÜRK

Geri Dön