Geri Dön

High level synthesis based fpga implementation of matricized tensor times khatri-rao product to accelerate canonical polyadic decomposition

Canonical polyadic decomposition'lari hızlandırmak için matrisleştirilmiş tensör ile Khatri-rao çarpımı'nin yüksekdüzeyli sentezleme tabanli fpga implementasyonu

PDF İndir

  1. Tez No: 606283
  2. Yazar: ZAHİT SAYGIN DOĞU
  3. Danışmanlar: PROF. DR. CEVDET AYKANAT, DOÇ. DR. MUHAMMET MUSTAFA ÖZDAL
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
  6. Anahtar Kelimeler: Bilgisayar programlama, Paralel programlama, Tekil değer ayrışımı, Computer programming, Parallel programs, Singular value decomposition
  7. Yıl: 2019
  8. Dil: İngilizce
  9. Üniversite: İhsan Doğramacı Bilkent Üniversitesi
  10. Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

Tensör ayrıştırımının yapısal hasar algılama, ağlarda anormallik saptanması gibi bir çok uygulaması vardır. Tensör ayrıştırımının en çok zaman alan parçası ma- trisleştirilmiş tensör ile Khatri-Rao çarpımı (MTTKRP) adı verilen çekirdek kod parçasıdır. Bu tezde, FPGA kullanarak MTTKRP kod parçasının çalıştırılması üzerine güncel uygulamalarla karşılaştırılabilir bir uygulama yapılabileceği göster- ilmiştir. Bu hedefe ulaşmak için Vivado HLS kullanılarak tek bir döngüden oluşan düz bir tasarım geliştirilmiştir. Büyük tensörlerin kısıtlı BRAM kapasitesi ile işlenebilmesi için parçalara bölme yöntemi kullanılmıştır. Parçalara bölme işlem- inin performansı olumsuz etkilediğinin gösterilmesine rağmen, tensörleri işlemek için yeterli en az bölme kullanıldığında 3.40'a kadar hızlanma gözlemlenmiştir.

Özet (Çeviri)

Tensor factorization has many applications such as network anomaly detection, structural damage detection and music genre classification. Most time consuming part of the CPD-ALS based tensor factorization is the Matricized Tensor Times Khatri-Rao Product (MTTKRP). In this thesis, the goal was to show that an FPGA implementation of the MTTKRP kernel can be comparable with the state of the art software implementations. To achieve this goal, a flat design consisting of a single loop is developed using Vivado HLS. In order to process the large ten- sors with the limited BRAM capacity of the FPGA board, a tiling methodology with optimized processing order is introduced. It has been shown that tiling has a negative impact on the general performance because of increasing DRAM access per subtensor. On the other hand, with the minimum tiling possible to process the tensors, the FPGA implementation achieves up to 3.40 speedup against the single threaded software.

Benzer Tezler

  1. Tez No

    864665

    Design and implementation of a kernelized correlation filters accelerator on zynq fpga via high-level synthesis of a custom dft block

    Özel dft bloğunun yüksek seviye sentezi ile zynq fpga üzerinde bir çekirdek tabanlı korelasyon filtreleri hızlandırıcısının tasarımı ve uygulaması

    MUSTAFA YETİŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik MühendisliğiAnkara Yıldırım Beyazıt Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ENVER ÇAVUŞ

  2. Tez No

    702437

    MOSSE nesne takip algoritmasının yüksek seviye sentez yaklaşımı ile FPGA üzerinde gerçeklenmesi

    Implementation of MOSSE object tracking algorithm on FPGA with high level synthesis approach

    EMRE TUNÇAY

    Yüksek Lisans

    Türkçe

    Türkçe

    2021

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ ANIL ÇELEBİ

  3. Tez No

    655344

    Opencl-based efficient HLS implementation of iterative graph algorithms on FPGA

    Yinelemeli çizge algoritmalarının FPGA üzerinde opencl ile etkin HLS uygulaması

    KENAN ÇAĞRI HIRLAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ÖZCAN ÖZTÜRK

  4. Tez No

    371499

    Real time FPGA implementation of a training based content adaptive video resolution up-conversion algorithm

    Eğitim tabanlı, içerik uyarlamalı bir video çözünürlüğü dönüştürme algoritmasının gerçek zamanlı olarak, sahada programlanabilir kapı dizileri (SPKD(FPGA)) ile gerçeklenmesi

    MUZAFFER BARIŞ UYAR

    Yüksek Lisans

    İngilizce

    İngilizce

    2007

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    İleri Teknolojiler Ana Bilim Dalı

    PROF. DR. BÜLENT ÖRENCİK

  5. Tez No

    858602

    A refined methodology tor model-based FPGA hardware design: An example of quadrotor dynamical model implementation

    Model tabanlı FPGA donanımı tasarımında iyileştirilmiş bir yöntem sistemi: Bir dört rotorlu için dinamik model gerçekleme örneği

    SEZER MEMİŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Savunma Teknolojileri Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ RAMAZAN YENİÇERİ

Geri Dön