Geri Dön

Model-based design and implementation of schedulers in ARINC-664 end system as a system on chip

ARINC-664 uç sisteminde çizelgeleyicilerin model tabanlı tasarımı ve kırmık üstü sistem uygulaması

PDF İndir

  1. Tez No: 714644
  2. Yazar: MUSTAFA UZUNER
  3. Danışmanlar: PROF. DR. SIDDIKA BERNA ÖRS YALÇIN, DR. İBRAHİM HÖKELEK
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Elektrik ve Elektronik Mühendisliği, İletişim Bilimleri, Computer Engineering and Computer Science and Control, Electrical and Electronics Engineering, Communication Sciences
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2022
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 85

Özet

Birleşik aviyonik mimariler, yeni nesil uçaklarda aviyonik sistemlerin yüksek miktardaki bilgi alışverişi gereksinimlerini karşılamakta yetersiz hale gelmiştir. Alternatif olarak, ortak donanım ve yazılım modülleriyle paylaşılan bir bilgi işlem platformu üzerinde farklı kritiklik seviyelerine sahip birden fazla aviyonik uygulamasını barındıran Entegre Modüler Aviyonik (Integrated Modular Avionics - IMA) mimarileri, yapısal boyut, ağırlık ve güç avantajları nedeniyle tercih edilmektedir. Ethernet tabanlı gerekirci ağ çözümleri çoğunlukla IMA mimarileri için yüksek hızlı yerel alan ağı olarak kullanılır. ARINC 429 ve MIL-STD 1553 gibi haberleşme standartları gerekirci yapıda olmalarına rağmen yeni nesil ağ sistemlerinin yüksek bant genişliği gereksinimlerini karşılamakta yetersiz kalmaktadır. Son teknoloji Ethernet tabanlı gerekirci ağ çözümlerine ARINC Spesifikasyonu 664 Bölüm 7 (ARINC-664), IEEE Zamana Duyarlı Ağ Oluşturma (Time Sensitive Networks - TSN), Zaman Tetiklemeli Ethernet (Time Triggered Ethernet - TTEthernet) ve Deterministik Ağ Oluşturma (DetNet) örnek gösterilebilir. Zaman kritik uygulamaların en temel özellikleri sınırlı gecikme (bounded delay), düşük oranda bilgi kaybı (low data loss-rate) ve düşük seğirmedir (jitter). ARINC-664 her bir Ethernet paketinin transferi için sınırlı bant genişliği kullanarak sınırlı gecikme ve düşük seğirme sağlar. ARINC-664 karmaşık bir zaman senkronizasyonu mekanizması gerektirmez. Aynı zamanda, çakışmaya izin vermemesi, hata kaldırır yapısı ve yedekli haberleşme topolojisi sayesinde düşük oranda bilgi kaybı sağlar. Bütün bu özellikleri sayesinde ARINC-664 havacılıktaki zaman kritik sistemlerde sıklıkla kullanılmaktadır. ARINC-664 standardı, Airbus tarafından yeni nesil uçak veri ağı olarak geliştirilmiştir. ARINC-664'te, her akışın, yani Sanal Bağlantı'nın (Virtual Link - VL) hızı düzenlenmiş ve sınırlandırılmıştır. Bu sınırlama ve düzenleme Bant Genişliği Tahsis Aralığı (Bandwidth Allocation Gap - BAG) konsepti ile Uç Sistemde (End System - ES) sızdıran kova (leaky bucket) algoritması kullanılarak sağlanır. ARINC-664, geleneksel ağ sistemlerinin aksine, bir Ethernet çerçevesinde Ortam Erişim Kontrolü (Medium Access Control - MAC) hedef adresinde taşınan Sanal Bağlantı Kimliği'ni (Virtual Link Identification - VL ID) kullanarak paketleri yönlendirir. ARINC-664 Uç Sistem hem donanım hem de yazılım üzerine uygulanabilir bir protokoldür. Alan Programlanabilir Kapı Dizileri (Field Programmable Gate Array - FPGA) düşük güç tüketimi, düşük gecikmeli bilgi transferi ve güvenilirliği sebebiyle ARINC-664 Uç Sistem gerçeklemesi için uygundur. FPGA ile uygulama geliştirirken en bilinen yaklaşım gerçeklenecek olan uygulamaların önce simülasyon ve modellemelerinin tamamlanıp sonuçların elde edilmesi, daha sonra ise FPGA implementasyonunun gerçeklenmesidir. Bu yaklaşımda, simülasyon ve modeller sadece doğrulama ve onaylama amacıyla kullanılır. Bu yaklaşımın geliştirme süresi ve iş gücü gereksinimi açısından verimli olmadığı açıktır. Alternatif yaklaşım, simülasyon modelinden Donanım Tanımlama Dili'ne (HDL) ve yazılım koduna doğrudan dönüştürmeye izin veren MATLAB Simulink programını kullanarak model tabanlı bir sistem oluşturmaktır. ARINC-664 Uç Sistemi'nin gönderici tarafında, Sanal Ağ kuyrukları (VL queues), trafik şekillendirme (traffic shaping), çizelgeleyici (scheduling) ve trafik yedekleyicisi (redundancy manager) ile alıcı tarafında tutarlılık sezgi programı (integrity checker) ve fazlalık denetleyicisi (redundancy checker) fonksiyonları bulunmaktadır. Bu çalışmada Sanal Ağ kuyrukları, trafik şekillendirme ve çizelgeleyici fonksiyonları MATLAB Simulink üzerinde gerçeklenmiştir. Kuyruk teorisi (queueing theory), kuyruktaki elemanların bekleme süresi sayısını tahmin etmek amacıyla yaygın olarak kullanılmaktadır. Bu çalışmada, öncelikle, kuyruk teorisinin temellerini esas alan tek bir kuyruk üreteci modeli MATLAB Simulink üzerinde gerçeklenmiştir. Bu üretecin amacı ARINC-664 Uç Sistemi'nde kullanılacak olan Sanal Ağ kuyruklarına Ethernet paketlerini yüklemektir. Model basit bir servis edici ile yüklenen Ethernet paketlerinin servis edilmesini sağlamaktadır. Bu modelin doğru çalışması ARINC-664 Uç Sistem modelinin doğru çalışması için elzemdir. Bu sebeple bu modelden elde edilen sonuçlar kuyruk teorisinin teorik sonuçları ile karşılaştırılmıştır ve kuyruk üreteci modelinin doğru bir şekilde çalıştığı gözlemlenmiştir. Tek bir kuyruk için hazırlanan kuyruk üreteci modeli kopyalanarak birden fazla kuyruğa Ethernet paketlerini bağımsız olarak yükleyen bir sistem oluşturulmuştur. Birden fazla kuyruğun Ethernet paketlerinin servis edilmesi için bir çizelgeleyici uygulamasının oluşturulması gerekir. Bu amaçla içerisinde trafik düzenleyicisi ve çizelgeleyici bulunduran bir trafik servis edici modeli MATLAB Simulink üzerinde gerçeklenmiştir. Bu model donanım tanımlama dillerine dönüştürülebilir şekilde oluşturulmuştur. Modelde 4 adet çizelgeleyici algoritması gerçeklenmiştir. Bu algoritmalar En Küçük Bant Genişliği Tahsis Aralığı (Smallest BAG), İlk-Giren-İlk-Çıkar (FIFO), En Küçük Paket (Smallest Size) ve En Uzun Kuyruk (Longest Queue) olarak sıralanabilir. Gecikme ve seğirme ağ sistemlerinin servis kalitesi (Quality of Service - QoS) üzerinde çok önemli bir etkiye sahiptir. Çizelgeleyici algoritmalarının her biri farklı karakteristiklere sahip olduğu için, bu algoritmaların gecikme sonuçları birbirinden farklı olacaktır. Bu çalışmada çizelgeleyici algoritmalarının ARINC-664 Uç Sistemi'ndeki her bir kuyruk için seğirme ortalaması, standart sapması ve maksimum seğirmenin hesaplanması amacıyla bir analiz modülü tasarlanmıştır. Bütün bu tasarımlar ARINC-664 Uç Sistem modelini oluşturmaktadır. Yukarıda bahsedilen ARINC-664 Uç Sistem modeli sekiz kuyruk için tasarlanmış ve analiz sonuçları iki farklı konfigurasyon senaryosu için raporlanmıştır. Bu sonuçlar incelendiğinde, her bir çizelgeleyici algoritmasının avantajları ve dezavantajları olduğu görülür. Bu sebeple, kullanıcının sistem çalışırken çizelgeleyici algoritmaları arasında geçiş yapabilmesini sağlamak amacıyla bir dinamik çizelgeleyici modülü tasarlanmıştır. Bu modül bütün çizelgeleyici algoritmalarını içermektedir ve kullanılan algoritma analiz modülünden çıkan sonuçlara göre değiştirilebilir. Bu modül de donanım tanımlama dillerine dönüştürülebilir olarak tasarlanmıştır. Daha sonra, dinamik çizelgeleyici modülünün kendi kararlarını vererek algoritmalar arasında geçiş yapabilmesini sağlamak amacıyla ARINC-664 Uç Sistemi modeli için tasarlanan analiz modülü MATLAB Simulink ile C kodunda dönüştürülebilir hale getirilmiştir. Dinamik sistem modelindeki donanıma tanımlama diline dönüştürülen kodlar Programlanabilir Lojik (Programmable Logic - PL)'e, C koduna dönüştürülen kodlar ise İşlemci Alt Sistem (Processor Subsystem - PS)'e gömülerek Gelişmiş Genişletilebilir Arayüz (Advanced Extensible Interface - AXI) ve İki Kanallı Rastgele Erişilebilir Bellek (Dual Port Block Random Access Memory - BRAM) ile birbirlerine bağlanmıştır. Tezin sonuçları çeşitli senaryolar için çizelgeleyici algoritmasının performanslarını ve FPGA implementasyonu sonucunda oluşan kaynak kullanımlarını içermektedir. Bu sonuçlar her çizelgeleyici uygulamasının avantajları ve dezavantajları olduğunu göstermektedir. Aynı zamanda ARINC-664 Uç Sistem'in MATLAB Simulink ile hızlı prototipleme ve test etmeye uygun olduğunu ve akıllı bir çizelgeleyiciye sahip ARINC-664 Uç Sistemi'nin tasarlanabileceğini basit bir senaryo kullanarak göstermiştir.

Özet (Çeviri)

In the last decades, the amount of exchanged data between avionics systems is tremendously increased. Traditional communication networks such as MILSTD-1553 and ARINC-429 cannot provide enough bandwidth for avionic systems. Instead, ARINC-Specification 664 Part 7 (ARINC-664) is proposed for next-generation aircraft. ARINC-664 defines an Ethernet-based deterministic network protocol that provides bounded delay and jitter using redundant communication among the avionics applications. Achieving the end-to-end bounded delay objectives requires that incoming Ethernet frames must be regulated according to the ARINC-664 standard. In ARINC-664, each rate-constrained flow, i.e., Virtual Link (VL), is regulated by using End Systems (ESs) and Bandwidth Allocation Gap (BAG). Each regulated VL must be served at a time, so a scheduling mechanism must be used when more than one queue is ready to be served. ARINC-664 standard does not specify the details of the scheduling algorithm. However, some algorithms are proposed in the literature for ARINC-664 scheduling. Field Programmable Gate Array (FPGA) is one of the most preferred implementation choices for ARINC-664 due to its low power consumption, low latency data transfer, and security advantages. Traditional FPGA development requires building design and verification with Hardware Description Languages (HDLs). Instead of this time-consuming FPGA development, using a model-based hardware design enables faster prototyping and testing environment. In this thesis, first, a Single Queue model is designed and developed in Simulink to provide a basic queueing infrastructure for ARINC-664 ES. Then, the ARINC-664 ES model is developed on top of the Single Queue model. The scheduling algorithms in ARINC-664 ES are designed and developed using HDL convertible components. The Smallest BAG (SB), the Smallest Size (SS), the Longest Queue (LQ), and the First-In-First-Out (FIFO) ARINC-664 ES scheduling algorithms are implemented. This implementation allows collecting the mean, standard deviation, and maximum of jitter performances of the scheduling algorithms. In addition, an ARINC-664 ES Dynamic Scheduler model whose components can be converted to HDLs and C/C++ is built. This model contains all the scheduling algorithms, and the user can switch among the scheduling algorithms while the model is operating.

Benzer Tezler

  1. Tez No

    66656

    Bir kablo donanım üretim sisteminde tam zamanında üretim uygulaması

    Just in time application in a wiring assemblies and harneses production systems

    MİNE AKSOY

    Yüksek Lisans

    Türkçe

    Türkçe

    1997

    Endüstri ve Endüstri Mühendisliğiİstanbul Teknik Üniversitesi

    Endüstri Mühendisliği Ana Bilim Dalı

    DOÇ. DR. M. BÜLENT DURMUŞOĞLU

  2. Tez No

    380987

    Software implementations of QoS scheduling algorithms for high speed networks

    Yüksek hızlı ağlar için ağ iletişimi hizmet kalitesi çizelgeleyici algoritmalarının yazılımsal gerçeklenmesi

    AYDIN PEHLİVANLI

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ŞENAN ECE SCHMİDT

  3. Tez No

    93259

    Design and implementation of a toolkit for building effective data dissemination based information systems

    Veri yayma temeli ile çalışan etkin bir bilgi sistemi oluşturulması için gerekli araç setinin tasarımı ve gerçekleştirilmesi

    MEHMET ALTINEL

    Doktora

    İngilizce

    İngilizce

    2000

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolOrta Doğu Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ASUMAN DOĞAÇ

    DOÇ. DR. MİCHAEL J. FRANKLİN

  4. Tez No

    392047

    C-Stream: A coroutine-based elastic stream processing engine

    C-Stream: Eş program tabanlı esnek akan veri işleme motoru

    SEMİH ŞAHİN

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. BUĞRA GEDİK

  5. Tez No

    363646

    Realtime photo-realistic rendering using modern GPU systems

    Modern GPU sistemlerini kullanarak gerçek zamanlı gerçekçi görüntü oluşturma

    RAMAZAN BELLEK

    Yüksek Lisans

    İngilizce

    İngilizce

    2014

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ULUĞ BAYAZIT

Geri Dön