Voltage controlled oscillator based low supply voltage microbolometer readout circuit
Gerilim kontrollü salıngaç tabanlı düşük kaynak gerilimli mikrobolometre okuma devresi
- Tez No: 716203
- Danışmanlar: DOÇ. DR. ENVER ÇAVUŞ, DR. ÖĞR. ÜYESİ ERTAN ZENCİR
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2021
- Dil: İngilizce
- Üniversite: Ankara Yıldırım Beyazıt Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektrik Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 116
Özet
Bu tez, analog tabanlı klasik mikrobolometre devrelerinin alan ve güç dağılımı darboğazlarının üstesinden gelmek için mikrobolometre okuma devreleri için yeni, neredeyse dijital bir yaklaşım sunar. Klasik okuma devrelerinde kapasitif transimpedans amplifikatörü (CTIA) yerine voltaj kontrollü salıngaç (VCO) tabanlı analogdan dijitale dönüştürücü (ADC) kullanılır. Daha önce rapor edilmeyen bu yaklaşım, hem mikrobolometre giriş devresi için gerekli kazancı sağlar hem de mikrobolometre piksel sinyalini doğrudan sayısallaştırılır. Önerilen mimari ile mikrobolometre devrelerinde akımın toplandığı büyük kapasitans ihtiyacı (her kolon için 10-15 pF düzeyinde) ve klasik mikrobolometre devrelerinin voltaj genlik kısıtlamalarını ortadan kaldırılmıştır. Bu nedenle, önerilen mimari, azaltılmış piksel aralığı ve daha düşük güç kaynağı ile okuma devrelerinin tasarlanmasına izin verir ve bunların her ikisi de, daha düşük güç dağılımına sahip daha yüksek çözünürlüklü FPA'lara (Odak Düzlem Dizileri) tasarlanabilmesine yol açar. Bu çalışma ayrıca, mikrobolometre okuma devreleri için kutuplamadan dolayı ısıtma etkilerini telafi etmek için referans olarak ince ayarlanabilir CMOS direnci kullanan bir yöntemi açıklar. Önerilen kendi kendine kalibre edilmiş soğutucusuz yapı, entegrasyon süresi boyunca CMOS direncini dinamik olarak değiştirir. Bu kompanzasyon yapısı aynı zamanda osilatörleri doğrusal bölgede çalışmaya zorlayan bir geri besleme döngüsü içerir. Önerilen kendi kendini kalibrasyon devresi, 65 nm'lik bir proses düğümü kullanılarak tasarlanmış ve simüle edilmiştir. Sayısal çıkış sinyalinin 10K silicon taban sıcaklığı değişiklikleri için istenen pencerede tutulması için umut verici sonuçlar vermektedir. Test devresi, önerilen mimariyi doğrulamak için TSMC 65nm düğümünde tasarlanmış ve Çok Projeli Yonga (MPW) üretim altyapısı kullanılarak üretilmiştir. Bu prototip okuma entegresi 4$\times$4 piksel dizini, bir 1$\times$4 referans dizini, 2 VCO tabanlı kolon okuma devresi, zamanlama oluşturma devresi ve kutuplama üreteci içerir. Ölçüm sonuçları, önerilen mimarinin 2,5 LSB /$\Omega$ civarında kazanç sağladığı ölçülmüştür. Önerilen mimarinin gürültüsü 2,6 LSB olarak ölçülmüştür. Bu iki parametre, son teknoloji mikrobolometre okuma devrelerinin performans olarak biraz üzerinde olan 55mK gürültü eşdeğeri sıcaklık farkı (NETD) vermektedir. Kazanç grafikleri ayrıca, önerilen mimarinin, daha büyük giriş voltajları için osilatör yapısının doğrusal olmayışını sebebiyle doğal bir yüksek dinamik aralık (HDR) yeteneğine sahip olduğunu göstermektedir. Ek olarak, önerilen mimari, klasik mikrobolometre devrelerinin neredeyse üçte biri olan kolon başına yaklaşık 79$\mu W$ güç harcamaktadır. Kolon okuma devresi, klasik mikrobolometre okuma devrelerinin yerleşim alanının yaklaşık onda birini kaplamaktadır. Bu iki özellik, bu mimariyi daha yüksek çözünürlüklü düşük güç tüketimli mikrobolometre okuma devreleri için uygun hale getirmektedir.
Özet (Çeviri)
This thesis presents a novel, almost digital approach for microbolometer readout circuits to overcome the area and power dissipation bottlenecks of analog-based classical microbolometer circuits. A voltage-controlled oscillator (VCO) based analog-to-digital converter (ADC) is utilized instead of a capacitive transimpedance amplifier (CTIA) in classical readout circuits. This approach, which has not been reported before, produces both the required gain in the microbolometer input circuit and directly digitizes the microbolometer pixel signal. In this way, the need for large capacitances (on the order of 10- 15 pF for each column) at the CTIA circuit and voltage headroom limitation of classical microbolometer circuits are eliminated. Therefore, the proposed architecture permits to design of readout circuits with reduced pixel pitch and lower power supply, leading to higher resolution FPAs (Focal Plane Arrays) with lower power dissipation. This study also describes a method to compensate bias heating effects for microbolometer readout circuits using a finely adjustable CMOS resistance as a reference. The proposed self-calibrated cooler-less structure dynamically modifies CMOS resistance during the integration time. This compensation structure also includes a feedback loop, which forces the oscillators to work in the linear region. The proposed self-calibration circuit is designed and simulated using a 65-nm process node and gives promising results to keep the output in the desired window up to 10K of substrate temperature changes. A test circuit has been designed and fabricated at TSMC 65nm Multi-Project Wafer (MPW) run to validate the proposed architecture. The prototype readout IC includes a 4$\times$4 pixel array, a 1$\times$4 reference array, 2 VCO-based column readout, a timing generation logic, and a bias generator. The measurement results indicate that the proposed architecture can yield a gain of around 2.5 Counts/$\Omega$. The noise of the proposed architecture is measured as 2.6 Counts. These two parameters yield a 55mK noise equivalent temperature difference (NETD), slightly above the state-of-the-art microbolometer readout circuits. The gain graphs also show that the proposed architecture has an inherent high dynamic range (HDR) ability due to the gain non-linearity of the oscillator structure for large input voltages. In addition, the proposed architecture dissipates around 79$\mu W$ power per column readout, which is almost one-third of the classical microbolometer circuits. The column readout occupies around one-tenth of the layout area of the classical microbolometer readout circuits. These two features make this architecture suitable for higher resolution lower power microbolometer readout circuits.
Benzer Tezler
- Hiperlan PPA design and realization
Hiperlan PPA tasarım ve gerçeklenimi
BURAK KELLECİ
Yüksek Lisans
İngilizce
2001
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. OSMAN PALAMUTÇUOĞLU
- Design of various VCO topologies and performance comparison at 2.4 GHz
Farklı yapılarda VCO tasarımları ve 2.4 GHz'de performans karşılaştırması
MEHMET BATI
Yüksek Lisans
İngilizce
2013
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. NİL TARIM
- Design of a low phase noise lc voltage controlled oscillator based on native transistors
Yerel transistörlere dayalı düşük faz gürültülü gerilim kontrollü lc osilatör tasarımı
MAHİR ŞANLI
Yüksek Lisans
İngilizce
2020
Elektrik ve Elektronik MühendisliğiAnkara Yıldırım Beyazıt ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. FATİH VEHBİ ÇELEBİ
- Design of a digitally controlled ring oscillator for ADPLL
ADPLL için sayısal kontrollü halka osilatör tasarımı
OMAR HAMZEH
Yüksek Lisans
İngilizce
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Medipol ÜniversitesiElektrik-Elektronik Mühendisliği ve Siber Sistemler Ana Bilim Dalı
DOÇ. DR. HAKAN DOĞAN
DR. ÖĞR. ÜYESİ MERVE YÜSRA DOĞAN
- CMOS OTA tabanlı endüktans, direnç benzetimi devreleri ve uygulamaları
CMOS OTA based inductance, resistance simulator circuits and applications
CANKURT KUL
Yüksek Lisans
Türkçe
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. HULUSİ HAKAN KUNTMAN