Hardware implementation of fano decoder for polarization-adjusted convolutional (PAC) codes
Kutupsal ve polarizayson ayarlı evrişimli (PAC) kodlar için fano çözücüsünün donanım uygulaması
- Tez No: 744531
- Danışmanlar: PROF. DR. ERDAL ARIKAN
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2022
- Dil: İngilizce
- Üniversite: İhsan Doğramacı Bilkent Üniversitesi
- Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 95
Özet
Kutupsal ve polarizasyon ayarlı evrişimli (PAC) kodlar, optimuma yakın performans elde ettiği gösterilmiş olan hata düzeltme kodlarının yeni bir sınıfıdır. PAC kodları, kanal polarizasyonu ve evrişimli kodlamadan gelen fikirleri birleştirerek, kısa blok uzunluklarında bilgi teorik sınırlarına yakın bir performans elde eden genel bir kodlama dönüşümü oluşturur. Bu tezde, PAC kodlarının Fano algoritması ile çözülmesi için bir donanım uygulama mimarisi öneriyoruz. İlk olarak, PAC kodlarını çözmek için Fano algoritmasının donanım uygulamasına uygun olan yeni bir çeşidini tanıtıyoruz. Ardından, önerilen PAC Fano kod çözücünün alt bloklarının donanım şemalarını sağlamakla birlikte donanım karmaşıklığı ve yayılma gecikmesinin tahminini de sunuyoruz. Ayrıca, herhangi bir depolama öğesi veya karşılaştırıcı gerektirmeden mevcut ve önceki dal metrik değerlerini çevrimiçi olarak hesaplayabilen PAC kodlarının sıralı kodunun çözülmesi için yeni bir dal metrik birimi tanıtıyoruz. Önerilen kod çözücünün FPGA üzerinde hata düzeltme performansını ve ASIC donanım özelliklerini TSMC 28 nm 0.72 V kitaplığı ile değerlendiriyoruz. Blok uzunluğu 128 bit ve mesaj uzunluğu 64 bit olan bir kod için, önerilen kod çözücünün 500 MHz saat hızı ve 3.5 dB sinyal-gürültü oranında 3.85 mW güç tüketimi ile yaklaşık 38.1 Mb/s bilgi çıkışı elde edebileceğini gösteriyoruz.
Özet (Çeviri)
Polarization-adjusted convolutional (PAC) codes are a new class of error-correcting codes that have been shown to achieve near-optimum performance. By combining ideas from channel polarization and convolutional coding, PAC codes create an overall encoding transform that achieves a performance near the information-theoretic limits at short block lengths. In this thesis we propose a hardware implementation architecture for Fano decoding of PAC codes. First, we introduce a new variant of Fano algorithm for decoding PAC codes which is suitable for hardware implementation. Then we provide the hardware diagrams of the sub-blocks of the proposed PAC Fano decoder and an estimate of their hardware complexity and propagation delay. We also introduce a novel branch metric unit for sequential decoding of PAC codes which is capable of calculating the current and previous branch metric values online, without requiring any storage element or comparator. We evaluate the error-correction performance of the proposed decoder on FPGA and its hardware characteristics on ASIC with TSMC 28 nm 0.72 V library. We show that, for a block length of 128 and a message length of 64, the proposed decoder can be clocked at 500 MHz and achieve approximately 38.1 Mb/s information throughput at 3.5 dB signal-to-noise ratio with a power consumption of 3.85 mW.
Benzer Tezler
- Ağaç yapısının lempel-zıv veri sıkıştırma algoritmasına uyarlanması
Application of tree structure to lempel-zıv data compression algorithm
TOLGA ULUS
- Design and implementation of high throughput bidirectional fano decoding
Yüksek hızlı çift yönlü fano kod çözümünün tasarım ve gerçeklemesi
AHMET KAKACAK
Yüksek Lisans
İngilizce
2012
Elektrik ve Elektronik MühendisliğiBahçeşehir ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. TAŞKIN KOÇAK
- Hardware ımplementatıon of 3D data processıng usıng deep neural networks
Derin öğrenme algoritmaları ile 3 boyutlu veri işleme ve donanım gerçeklemesi
MUHAMMED YASİN ADIYAMAN
Doktora
İngilizce
2025
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ İSMAİL FAİK BAŞKAYA
- Hardware implementation of an active feature tracker for surveillance applications
Gözetleme uygulamaları için bir aktif öznitelik izleyicinin donanım gerçekleştirimi
BERKAN SOLMAZ
Yüksek Lisans
İngilizce
2008
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
PROF. GÖZDE BOZDAĞI AKAR
- Pan-tilt kameralar için arka plan modellemenin donanımda gerçekleştirilmesi
Hardware implementation of background modelling for pan-tilt cameras
ALPEREN YILDIRIM
Yüksek Lisans
Türkçe
2015
Elektrik ve Elektronik MühendisliğiHacettepe ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. ALİ ZİYA ALKAR