Geri Dön

Design of low jitter 8 GHz 22-nm SOI-CMOS pll for precision data converters

Hassas veri dönüştürücüleri için düşük titreşimli 8 GHz 22-nm SOI-CMOS pll tasarımı

PDF İndir

  1. Tez No: 821650
  2. Yazar: İSA KÜÇÜKBALCI
  3. Danışmanlar: DOÇ. DR. ENVER ÇAVUŞ, DR. AHMET TEKİN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2023
  8. Dil: İngilizce
  9. Üniversite: Ankara Yıldırım Beyazıt Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektrik Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 53

Özet

Hassas veri dönüştürücü uygulamaları için örnek saat kaynağı olarak ultra düşük titreşimli bir tamsayı-N PLL sunulur. Bu tasarım, 22 nm FDSOI işleminde uygulanır. Düşük gürültülü, kenar tetiklemeli bir PFD mimarisi önerilir. Akımın sorunsuz geçişi ve yüksek hızlar elde edilmesi için hata yükselticili bir diferansiyel CP sunulmuştur. PSRR ve faz gürültüsünü iyileştirmek için düşük gürültülü LDO'lu LC-tank VCO kullanılır. Modül çıkış seçimine sahip TSPC bölücü, standart DFF tabanlı bölücü topolojilerine göre gelişmiş faz gürültüsü ile sonuçlandı. XO, PFD ve CP, XO, PFD, CP ve ayırıcının bant içi gürültü katkısını bastırmak için 1 GHz'de çalıştırılır. Çıkış frekansı, %17 FTR ile 7.1 GHz ile 8.4 GHz arasında değişir. PLL, 89.5° faz marjına ve 5.46 MHz bant genişliğine sahiptir. PLL, 8 GHz taşıyıcıdan 1 MHz ofset hızında -130 dBc/Hz faz parazitine ulaşır. 12 kHz'den 20 MHz'ye entegre edilen sonuç RMS titreşimi 21.8 fs'dir

Özet (Çeviri)

An ultra-low jitter integer- N PLL is presented as a sampling clock source for precision data converter applications. This design is implemented in 22-nm FDSOI process. A low-noise edge-triggered PFD architecture is proposed. A differential CP with an error amplifier is introduced for a smooth transition of current and achieving high speeds. LC-tank VCO with a low noise LDO is utilized to improve the PSRR and phase noise. TSPC divider with a modulus output selection resulted in improved phase noise with respect to standard DFF-based divider topologies. XO, PFD, and CP are operated at 1 GHz to suppress the in-band noise contribution of the XO, PFD, CP, and divider. Output frequency ranges from 7.1 GHz to 8.4 GHz with a FTR of 17%. PLL has an 89.5° phase margin and 5.46 MHz bandwidth. PLL achieves -130 dBc/Hz phase noise at 1MHz offset from an 8 GHz carrier. The resultant RMS jitter integrated from 12 kHz to 20 MHz is 21.8 fs

Benzer Tezler

  1. Tez No

    389218

    A wide bandwidth 8-bit 20 msps sar ADC

    Yüksek band genişlikli 8-bit 20 Msps SAR ADC

    MUSTAFA ÖZ

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. TÜRKER KÜYEL

  2. Tez No

    361073

    Hızlı tek akı kuantum teknolojisi ile kogge-stone toplama devresi tasarımı ve özgün birleşik kapı geliştirilmesi

    Design of an RSFQ asynchronous pipelined kogge-stone adder and developing custom compound gates

    MURAT ÖZER

    Yüksek Lisans

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik MühendisliğiTOBB Ekonomi ve Teknoloji Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ALİ BOZBEY

  3. Tez No

    350465

    Veri dönüştürücüleri ile tasarlanan seğirme ölçüm yöntemleri ve uygulamaları

    Jitter measurement methods using data converters and their applications

    EMRE ÇETİN

    Yüksek Lisans

    Türkçe

    Türkçe

    2012

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. TÜRKER KÜYEL

  4. Tez No

    718091

    Design und implementierung eines time-to-digitalwandlers für digitale silicon photomultipliers

    Design and implementation of a time-to-digitalconverter for digital silicon photomultipliers

    İSMAİL OĞUZ ERDAL

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Endüstri Ürünleri TasarımıRheinisch-Westfälische Technische Hochschule Aachen

    DR. ALEXANDER MEYER

    DR. TİM LAUBER

  5. Tez No

    39275

    2-8 MBit/s fiber optik hat teçhizatı arayüz devresinin sahada programlanabilir kapı dizisi ile tasarlanması ve gerçeklenmesi

    Designing and implementing 2MBit/s and 8 MBit/s fiber optic line terminating equipment interface circuit by using field programmable gate array

    ÜMİT GÖĞÜSGEREN

    Yüksek Lisans

    Türkçe

    Türkçe

    1993

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    PROF. DR. AHMET DERVİŞOĞLU

Geri Dön