On an efficient implementation of combined true random number generator and physically unclonable function on a SoC FPGA
Bir SoC FPGA üzerinde kombine gerçek rastgele sayı üreteci ve fiziksel olarak klonlanamayan fonksiyonun verimli bir uygulaması üzerine
- Tez No: 900016
- Danışmanlar: DOÇ. DR. OĞUZ YAYLA
- Tez Türü: Doktora
- Konular: Matematik, Mathematics
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2024
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Uygulamalı Matematik Enstitüsü
- Ana Bilim Dalı: Kriptografi Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 112
Özet
Gerçek Rastgele Sayı Üreteçleri (TRNG'ler) ve Fiziksel Olarak Klonlanamayan Fonksiyonlar (PUF'lar) kriptografik sistemlerin tasarlanmasında kullanılan iki temel ve kullanışlı ilkel araçtır. TRNG'ler değişmez şekilde rastgele olmalıdır, PUF'lar ise tekrarlayan sonuçlara ve örneğe özgü rastgeleliğe sahip olmalıdır. Bu çalışmada, bu ilkeller bir Çip Üzerinde Sistem Alan Programlanabilir Kapı Dizisinde (SoC FPGA) veya kısaca SoC'de uygulanmıştır. Faz Kilitli Döngüler (PLL'ler) hem FPGA'lerde hem de SoC'lerde çeşitli işlevler için yaygın olarak uygulanan temel bileşenlerdir. Bu cihazlarda PLL'ler rastgele sayılar üretmek için umut verici bir yöntem sunar. Önceki araştırmalarla doğrulandığı üzere, izole çalışmaları, geniş kullanımları ve güçlü entropi üretimleri nedeniyle, FPGA'lara veya SoC'lere entegre edilen PLL'ler, PLL tabanlı gerçek rastgele sayı üreteçleri (PLL-TRNG'ler) için oldukça etkili temeller olarak hizmet eder. Bu da PLL-TRNG'leri bu tür mimarilerde güvenli rastgele sayılar üretmek için özellikle uygun bir çözüm h\^aline getirmektedir. PLL-TRNG'de parametre seçimi, hem yeterli bir entropi oranı hem de yeterli bir çıkış bit oranı sağlamayı gerektirdiğinden çok kritik bir süreçtir. Bu nedenle, bu çalışmada literatürdeki geri izleme (backtracking) yöntemine dayalı bir parametre seçim algoritması seçilmiş ve seçilen SoC'ye uyarlanmıştır. Bunlara ek olarak, entropi özelliklerini korurken belirli bir ara bağlantıya sahip ekstra PLL'ler kullanarak PLL-TRNG'nin rastgele veri biti üretme oranını artırmak için yeni bir metodoloji önerilmiştir. Performans ölçütleri, Alman Federal Bilgi Güvenliği Ofisi (BSI) AIS-20/31 Testleri tarafından belirlenen kriterlere göre titizlikle değerlendirilmiş ve literatürdeki çalışmalarla karşılaştırılmıştır. İlk silikon PUF olarak kabul edilen hakem (Arbiter) PUF, hafif tasarımını korurken, girdiye bağlı olarak anında önemli sayıda gizli anahtar üretebilmektedir. Bu avantajlı özellik, özellikle Nesnelerin İnterneti (IoT) cihazları gibi kısıtlı kaynaklara sahip uygulamalarda cihaz kimlik doğrulaması için çok uygundur. Bu avantajlara rağmen, hakem PUF'lar makine öğrenimi saldırılarına karşı savunmasızdır. Bu nedenle, bu tür saldırılara karşı daha fazla direnç elde etmek için bu hakem PUF tasarımları geliştirilmiştir. Bu iyileştirmeler, IoT uygulamaları için kullanışlılığı ve verimliliği korurken makine öğrenmesi saldırılarına karşı dayanıklılığı artırmayı amaçlamaktadır. Bu çalışmada, literatürde bulunan bir tasarıma dayalı olarak makine öğrenmesine dirençli 32 bit ve 64 bit bileşen farklılaştırmalı XOR Hakem PUF (CDC-XPUF) gerçeklenmiştir. 32-bit ve 64-bit 7 akışlı CDC-7-XPUF'ler, literatürdeki PUF ölçütleri olan kararlılık, doğruluk, dağınıklık, tekdüzelik ve benzersizlik kullanılarak değerlendirilmiştir. Ek olarak, hem TRNG hem de PUF uygulamaları için kullanım oranları sunulmuştur. Bu çalışmanın son bölümünde, dört PLL'li PLL-TRNG (4-PLL-TRNG) ve 64-bit 7 akışlı CDC-XPUF (CDC-7-XPUF) birlikte çalışabilecek şekilde birleştirilmiştir. 4-PLL-TRNG tarafından üretilen rastgele sayılar CDC-7-XPUF tarafından ana PUF girdisinden (challenge) diğer PUF girdilerini üretmek için kullanılır. TRNG ve PUF'a uygulanan tüm testler bu birleşik tasarıma da uygulanmış ve bu birleşik tasarımın bir IoT sisteminde kullanılmak için uygun bir aday olduğu gösterilmiştir. Sonuç olarak, ikisi PLL-TRNG ve CDC-XPUF'un ayrık uygulamaları ve biri de bu PLL-TRNG ve CDC-XPUF'un birleşik uygulaması olmak üzere toplam üç farklı konfigürasyon gerçeklenmiştir. Tüm testler, Xilinx Zynq 7020 SoC içeren ZC702 Rev1.1 Değerlendirme Kartı kullanılarak uygulanmış ve deneysel doğrulama için üç kart içeren bir yapılandırma kullanılmıştır.
Özet (Çeviri)
True Random Number Generators (TRNGs) and Physically Unclonable Functions (PUFs) are two basic and useful primitives in designing cryptographic systems. TRNGs must be invariably random, while PUFs must have repetitive results and instance-specific randomness. In this work, these primitives are implemented in a System-on-Chip Field-Programmable Gate Array (SoC FPGA), or simply SoC. Phase-Locked Loops (PLLs) are essential components in both FPGAs and SoCs, widely implemented for various functions. Within these devices, PLLs offer a promising method for generating random numbers. Due to their isolated operation, broad utilization, and strong entropy generation, as validated by prior research, PLLs integrated into FPGAs or SoCs serve as highly effective foundations for PLL-based true random number generators (PLL-TRNGs). This makes PLL-TRNGs a particularly viable solution for generating secure random numbers in such architectures. The parameter selection in PLL-TRNG is a very critical process since it requires yielding both a sufficient entropy rate and an adequate output bit rate. Hence, in the first part of this thesis, a parameter selection algorithm based on the backtracking method in the literature is chosen and adapted to our selected SoC. In addition to these, a novel methodology is proposed to enhance the rate of random data bit generation of PLL-TRNG by using extra PLLs with a specific interconnection while preserving entropy characteristics. Performance metrics are rigorously evaluated against the criteria set by the German Federal Office for Information Security (BSI) AIS-20/31 Tests and compared to the works in the literature. Other than TRNGs, designing a secure PUF is another motivation for this thesis. The Arbiter PUF, recognized as the first silicon PUF, is capable of generating a substantial number of secret keys instantaneously based on the input, all while maintaining a lightweight design. This advantageous characteristic makes it particularly well-suited for device authentication in applications with constrained resources, especially for Internet of Things (IoT) devices. Despite these advantages, arbiter PUFs are vulnerable to machine learning (ML) attacks. Hence, those arbiter PUF designs are improved to achieve increased resistance against such attacks. These improvements aim to increase resilience against ML attacks while maintaining usefulness and efficiency for IoT applications. In the second part of this thesis, a machine-learning-resistant 32-bit and 64-bit component-differentially challenged XOR Arbiter PUF (CDC-XPUF) is implemented based on a design found in the literature. The 32-bit and 64-bit 7-stream CDC-7-XPUFs are evaluated using PUF metrics in the literature, namely steadiness, correctness, diffuseness, uniformity, and uniqueness. Additionally, the utilization ratios for both TRNG and PUF implementations are presented. In the last part of this thesis, PLL-TRNG with four PLLs (4-PLL-TRNG) and 64-bit 7-stream CDC-XPUF (CDC-7-XPUF) is combined so that they can work together. The random numbers generated by 4-PLL-TRNG are utilized by CDC-7-XPUF to generate other challenges from the main challenge. All the tests applied to TRNG and PUF are also applied to this combined design, and it is shown that that combined design is a suitable candidate to use in an IoT system. Consequently, a total of three different configurations, two of which are discrete implementations of PLL-TRNG and CDC-XPUF and one of which is a combined implementation of these PLL-TRNG and CDC-XPUF, are implemented. All of the tests are implemented using the ZC702 Rev1.1 Evaluation Board, which features the Xilinx Zynq 7020 SoC, and utilizes a configuration involving three boards for experimental validation.
Benzer Tezler
- Yapay zeka tekniklerine dayanan yöntemlerle çok sayıda hedef izleme
Multiple target tracking with the methods based on artificial intelligence techniques
İLKE TÜRKMEN
Doktora
Türkçe
2005
Elektrik ve Elektronik MühendisliğiErciyes ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
PROF.DR. KERİM GÜNEY
- Design and implementation of reciprocal unit for interval and floating-point arithmetic
Kayan noktalı ve aralıklı aritmetik için tersi işlemi ünitesi tasarımı ve gerçekleştirimi
UMUT KÜÇÜKKABAK
Yüksek Lisans
İngilizce
2005
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKoç ÜniversitesiElektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı
Y.DOÇ.DR. AHMET AKKAŞ
- Binalarda ısıtma performasının örnek bir uygulama üzerinden incelenmesi
Investigation on the building an application example in heating performance
ONUR SANCAKTAR
Yüksek Lisans
Türkçe
2015
Enerjiİstanbul Teknik ÜniversitesiEnerji Bilim ve Teknoloji Ana Bilim Dalı
YRD. DOÇ. DR. MURAT ÇAKAN
- Gecikmeli rezonatör yöntemine yeni bir yaklaşım
A new approach to delayed resonator vibration absorbers
OYTUN ERİŞ
Doktora
Türkçe
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiKontrol ve Otomasyon Mühendisliği Ana Bilim Dalı
PROF. DR. SALMAN KURTULAN