Test of a System Designed With SystemVerilog
TASARLANMIŞ BİR SİSTEMİN SYSTEMVERİLOG İLE DOĞRULANMASI
- Tez No: 987382
- Danışmanlar: DR. ÖĞR. ÜYESİ ÖNDER ŞUVAK
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2022
- Dil: İngilizce
- Üniversite: Gebze Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Sayısal sistem tasarımı ilerleyen teknoloji ile birlikte daha da karmaşık hale gelmiştir. Artan karmaşıklık bu sistemlerin ayrıca doğrulanmasını da zorlaştırmaktadır. Sayısal sistemlerin doğrulaması için çok yönlü benzetim araçları mevcuttur; kullanıcılar doğrulanması istenen sistem için davranışsal modelleme yöntemlerinden yararlanabilmektedirler ve gerçekçi yayılım gecikmelerini de hesaba katarak benzetimlerini gerçekleştirebilmektedirler. Doğrulama yöntembilimi ilerleyen sayısal sistem tasarımlarıyla beraber gelişmiştir. Bu bildiride, sayısal sistem doğrulama araçlarının kullanımı için bir örnek durum incelemesi sunulmaktadır; ilgili askeri uygulamalar içinde video işleme ve bunun FPGA üzerinde gerçeklemesi yer alabilmektedir, bu tür uygulamaların yazılım tabanlı sistemlerle gerçeklenmesi tercih edilmemektedir. Doğrulama için kullanılan yöntembilim Universal Verification Methodology (UVM) olarak adlandırılmaktadır; bu kavramın içerisinde SystemVerilog dilinde yazılmış bir sınıf kütüphanesi bulunmaktadır. Çalışma ilerlerken, incelenmesi istenen sayısal sistem için gereklilikler ortaya konulmuştur ve sonra doğrulama platformunun kurulumu gerçekleştirilmiştir. Hazırda var olan doğrulama birimleri olduğu gibi kullanılmıştır, hazır olmayanlar ise baştan tasarlanmıştır. Özel olarak tasarlanan birimlerin tekrar kullanılabilirlik esasına riayet etmesine özen gösterilmiştir. Sonuçlar ve doğrulama kurulumunun performansı hakkında yorumlar bildiri içinde sunulmaktadır.
Özet (Çeviri)
Digital system design has become very intricate with advancing technology. Rampant complexity also renders verification of such systems difficult. Versatile simulation tools exist for the verification of digital systems, enabling the user with the facility for behavioral modeling and testing in the presence of realistic propagation delays. Testing and verification methodology has also progressed along with advancing digital system designs. This paper presents a digital system verification utility case study for computationally intensive military applications similar to video processing on FPGAs, in essence, tasks that should rather not be carried out with software-oriented solutions. The methodology used for testing is Universal Verification Methodology (UVM), which possesses a class library written in SystemVerilog. During the course of the study, specifications for the digital system to be analyzed were listed, and then the verification platform was configured. Available testing units were readily utilized, and those that did not exist were designed from scratch. Utmost care was taken to exercise reusability in the design of custom units. Results and also comments on the performance of the verification setup are reported.
Benzer Tezler
- Digital interpolation and modulation system design for communication DaCs
Haberleşme S/A dönüştürücüleri için sayisal ara değerleme ve modülasyon sistemi tasarimi
GÜRER ÖZBEK
Yüksek Lisans
İngilizce
2013
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. TÜRKER KÜYEL
- USB cihaz arayüzüne ait protokol katmanı tasarımı
Protocol layer design of USB device interface
BURCU KAPANOĞLU
Yüksek Lisans
Türkçe
2001
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. TÜLAY YILDIRIM
- High-level synthesis of a hardware accelerator for quaternion to Euler angles conversion
Kuaterniyondan Euler açılarına dönüşüm için donanım hızlandırıcısının yüksek seviyeli sentezi
SERKAN ŞENEL
Yüksek Lisans
İngilizce
2023
Uçak Mühendisliğiİstanbul Teknik ÜniversitesiUçak ve Uzay Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ RAMAZAN YENİÇERİ
- Kuvars kristal mikrobalans tabanlı algılama sistemi donanım tasarımı
Quartz crystal microbalance based sensing system hardware design
HAKAN AKIN
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik MühendisliğiMarmara ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ ULVİ BAŞPINAR
DOÇ. DR. SADULLAH ÖZTÜRK
- Verilog ile tausworthe denklemine dayanan yeni bir rastgele sayı üreteci tasarımı
A new random number generator design based on tausworthe equation with verilog
MINARA HASANBAYLI
Yüksek Lisans
Türkçe
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Ticaret ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ VEDAT TAVAS