Modeling mismatch between transitors on a wafer and the effect of mismatch in a CMOS GSM receiver
Kırmık üzerindeki transistörler arasındaki uyumsuzluğun modellenmesi ve uyumsuzluğun CMOS GSM alıcı üzerindeki etkileri
- Tez No: 129252
- Danışmanlar: PROF. DR. GÜNHAN DÜNDAR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2002
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 86
Özet
ÖZET KIRMIK ÜZERİNDEKİ TRANSISTORLER ARASINDAKİ UYUMSUZLUĞUN MODELLENMESİ VE UYUMSUZLUĞUN CMOS GSM ALICI ÜZERİNDEKİ ETKİLERİ Analog tümleşik devreler tasarlanırken kırmığın farklı yerlerinde yer alan ve aynı W/L oranına sahip olan transistörlerin eşit kutuplama durumlarında aynı eşik gerilimi, Vt, alam faktörü, p ve dolayısıyla aynı akaç akımına, İd, sahip olacakları kabul edilir. Ancak, kırmığın farklı bölgelerinde yer alan iki eşdeğer transistor arasında transistor parametrelerindeki değişimlerden dolayı bir uyumsuzluk mevcuttur. Bu tezde, uyumsuzluk modellenecek ve uyumsuzluğun etkisi CMOS GSM alıcı üzerinde her bir blok için HSPICE kullanılarak incelenecektir. Ek olarak, uyumsuzluğun alıcının genel performansı üzerin etkisi de incelenecek ve böylece transistörler arasındaki uyumsuzluğu hesaba katarak bir alıcı tasarlamak mümkün olabilecektir.
Özet (Çeviri)
IV ABSTRACT MODELING MISMATCH BETWEEN TRANSISTORS ON A WAFER AND THE EFFECT OF MISMATCH IN A CMOS GSM RECEIVER When designing analog integrated circuits, it is generally assumed that the transistors at different locations on a wafer with the same WZL ratios have the same threshold voltage, Vt and the current factor, p, hence the same drain current, Id under identical bias conditions. However, there is always a mismatch between two identical transistors located at different places on the wafer because of the variations of transistor parameters. In this thesis, the mismatch will be modeled and the effect of mismatch will be examined for each block in a CMOS GSM receiver using HSPICE. In addition, the effect of mismatch to the overall performance of the receiver will also be studied and it will be possible to design a receiver considering the mismatch between the transistors.
Benzer Tezler
- Modeling statistical variations in MOS transistors
MOS transistörlerde istatistiksel değişimlerin modellenmesi
GÜLİN TULUNAY
Yüksek Lisans
İngilizce
2001
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiPROF. DR. ATİLLA ATAMAN
- Statistical design and yield enhancement of low voltage cmos VLSI circuits
Düşük gerilimli analog VLSI devrelerin istatistiksel tasarımı
TUNA B. TARIM
Doktora
İngilizce
1999
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. H. HAKAN KUNTMAN
- Kuantum noktaların elektrik ve gerinim alanları etkisi altında modellenmesi ve tasarımı
Modeling and design of quantum dots under the effect of electric and stress field
NUR SEDA AYDIN
Yüksek Lisans
Türkçe
2017
Metalurji MühendisliğiTOBB Ekonomi ve Teknoloji ÜniversitesiMikro ve Nanoteknoloji Ana Bilim Dalı
YRD. DOÇ. DR. ERSİN EMRE ÖREN
- Örneklem tabanlı gürbüz konuşma tanıma
Exemplar based noise robust speech recognition
FATİH AKTÜRK
Yüksek Lisans
Türkçe
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. ENDER METE EKŞİOĞLU
- Digital Background Calibration for Capacitor Mismatch and Gain Errors in Pipeline ADCs
Kapasitör Uyumsuzluğu ve Kazanç Hataları İçin Arka Plan Sayısal Kalibrasyonu
ENVER DERUN KARABEYOĞLU
Yüksek Lisans
İngilizce
2019
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik-Haberleşme Eğitimi Ana Bilim Dalı
DR. ÖĞR. ÜYESİ TUFAN COŞKUN KARALAR