Geri Dön

Configurable design and FPGA implementation of the rijndael algorithm-the advanced encryption standard

Rijndael-gelişmiş şifreleme standardı algoritmasının yapılandırılabilir tasarımı ve FPGA ortamında gerçeklenmesi

  1. Tez No: 139363
  2. Yazar: AFŞİN ÖZPINAR
  3. Danışmanlar: PROF. DR. ÖMER CERİD, YRD. DOÇ. DR. ARDA YURDAKUL
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2003
  8. Dil: İngilizce
  9. Üniversite: Boğaziçi Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 128

Özet

ÖZET RUNDAEL - GELİŞMİŞ ŞİFRELEME STANDARDI ALGORİTMASININ YAPILANDIRILABİLİR TASARIMI VE FPGA ORTAMINDA GERÇEKLENMESİ Rijndael sayısal haberleşme sistemleri arasında güvenli data transferi sağlayabilmek için uluslararası bir standart olarak kabul edilmiş bir şifreleme algoritmasıdır. Bir önceki şifreleme standardı olan DES'i kırabilmek amacıyla yapılan çeşitli saldırılardan sonra sayısal haberleşme sistemlerindeki data gizliliğini ve doğruluğunu koruyabilmek amacıyla yeni bir şifreleme standardının geliştirilmesine ihtiyaç duyuldu. Uluslararası bir yarışmadan sonra, Rijndael Birleşik Devletler Ulusal Standart ve Teknoloji Enstitüsü (NIST) tarafından seçildi ve Gelişmiş Şifreleme Standardı (AES) olarak duyuruldu. Rijndael algoritması temelde 128, 192 veya 256 bit data blokları üzerinde, 128, 192 veya 256 bit anahtar uzunluklarından birini kullanarak çalışabilen bir simetrik blok şifresidir. AES seçiminden sonra, algoritmanın donanım gerçeklenmesi algoritmaya akıcılık, fiziksel güvenlik ve yazılım çözümlerinden çok daha yüksek bir performans katabilmek amacıyla oldukça çekici hale geldi. Bu tezde yapılmış olan iş; data ve anahtar boyutları 128, 192 ve 256'dan herhangi birini kullanarak çalışabilen ve gerçeklenebilen, tamamen esnek şifreleme, şifreyi çözme ve birleşik şifreleme-şifreyi çözme bloklarının tasannu ve FPGA ortamında gerçeklenmesidir. Bu çalışmadaki tüm tasarımlar tamamen VHDL kullanılarak kodlanmıştır. Yapılan işe çeşitlilik vermek amacıyla üç farklı yapılandırılabilir tasarım yapıldı. Tasarım herhangi bir başka tasarımda tekrar kullanılabilmesi amacıyla mümkün olduğu kadar yapılandırılabilir ve esnek olarak yapılmaya çalışıldı.Tasarım diğer block şifreleyeci çalışma yöntemlerinin de temel elemanı olan Elektronik Kod Kitabı (ECB) yöntemi kullanılarak yapılmıştır. Dizayn sonrasında AES block şifreleyici muhtemel olan data ve anahtar boyutlarının çeşitli kombinasyonları için test edilmiş, gerçeklenmiş ve sonuçlar kıyaslanmıştır.

Özet (Çeviri)

IV ABSTRACT CONFIGURABLE DESIGN AND FPGA IMPLEMENTATION OF THE RUNDAEL ALGORITHM - THE ADVANCED ENCRYPTION STANDARD Rijndael is a cryptographic algorithm, which is accepted as an international standard to achieve secure data transfer between digital communication systems. After various attacks to crack the previous encryption standard, DES, a new encryption standard is needed to be developed to achieve data privacy and authenticity in digital communication systems. After a worldwide competition, Rijndael has been selected by US National Institute of Standards and Technology (NIST) and announced as Advanced Encryption Standard (AES). The Rijndael algorithm mainly consists of a symmetric block cipher that can process data blocks of 128, 192 or 256 bits, using key lengths of 128, 196 and 256 bits. After the selection of AES, hardware implementation of the algorithm became highly attractive to provide the cryptographic algorithm agility, physical security and potentially much higher performance than software solutions. The work done in this thesis is the design and implementation of a configurable and fully flexible encryptor, decryptor and combined encryptor-decryptor modules that can be synthesized for any set of data and key size of 128, 192 or 256. All the designs in this work are fully coded in VHDL. In order to give a variety to the work, three different configurable cores have been designed. Also the modules are tried to be designed as configurable and as flexible as possible to be re-used in any kind of design. The modules are designed by using Electronic Code Book (ECB) mode that is basic element of all other block cipher operation modes. After the design, AES block cipher has been simulated and synthesized for different sets of data and key size and the results have been compared.

Benzer Tezler

  1. Model tabanlı adaptif LMS hüzmeleme tasarımı ve FPGAüzerinde gerçeklenmesi

    Model-based design and FPGA implementation of adaptive LMS beamforming

    EŞREF TEMEL

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. TUFAN COŞKUN KARALAR

  2. Hardware accelerated packet parsers and deparsers for high-throughput flow classification in computer networks: Design, implementation and evaluation

    Bilgisayar ağlarında yüksek veri hacimli akış sınıflandırması için donanım hızlandırmalı paket ayrıştırıcılar ve birleştiriciler: Tasarım, uygulama ve değerlendirme

    ÖMER BAYRAM DEMİR

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ŞENAN ECE SCHMİDT

  3. FPGA üzerinde MAC/IP/UDP protokolünün gerçeklenmesi

    Implementation of MAC/IP/UDP protocol on FPGA

    SERVET AYOK

    Yüksek Lisans

    Türkçe

    Türkçe

    2013

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MÜŞTAK ERHAN YALÇIN

  4. Sahada programlanabilir kapı dizileri kullanılarak sayısal tasarım kartı gerçeklenmesi

    Implementation of a digital design board by using field programmable gate arrays

    İSMAİL HAKKI TOPÇU

    Yüksek Lisans

    Türkçe

    Türkçe

    2002

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ECE OLCAY GÜNEŞ

  5. HC-FFT: Highly configurable and efficient FPGA ımplementation of FFT

    Başlık çevirisi yok

    PAKİZE ERGÜL

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiÖzyeğin Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. HASAN FATİH UĞURDAĞ