Geri Dön

Hardware accelerated packet parsers and deparsers for high-throughput flow classification in computer networks: Design, implementation and evaluation

Bilgisayar ağlarında yüksek veri hacimli akış sınıflandırması için donanım hızlandırmalı paket ayrıştırıcılar ve birleştiriciler: Tasarım, uygulama ve değerlendirme

  1. Tez No: 899295
  2. Yazar: ÖMER BAYRAM DEMİR
  3. Danışmanlar: PROF. DR. ŞENAN ECE SCHMİDT
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2024
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

5G ağlarının ortaya çıkışı, benzeri görülmemiş veri hızlarını ve çeşitli trafik modellerini yönetmek için yüksek performanslı paket işlemeyi gerektiriyor. Bir paketin işlenmesi öncelikle paketlerdeki ilgili alanların tanımlanmasını ve ayrıştırılmasını gerektirir. Bu, paket ayrıştırıcısı adı verilen modüller aracılığıyla yapılır. Etkili bir paket ayrıştırıcı tasarlamak, çeşitli uygulamalar için bilgisayar ağlarında ortaya çıkabilecek çeşitli ve karmaşık ayrıştırma grafikleri nedeniyle zorlu olmaya devam ediyor. 5G gibi yeni ortaya çıkan teknolojiler ile gelen yeni protokoller paket ayrıştırıcıların karmaşıklığını artırıyor. Yeni protokollerle birlikte eski uygulamalar her geçen gün yetersiz hale geliyor ve yeni tasarımlara ihtiyaç duyuluyor. Yazılım tanımlı ağ (SDN) teknolojisi, bilgisayar ağlarının yapılandırılabilirliğini arttırarak cihazların ömrünü uzatıyor. SDN ağlarının verimli kullanılması yapılandırılabilir ağ cihazlarının uygulanmasını gerektiriyor. Bu tez çalışmasında, Alan Programlanabilir Kapı Dizilerinin (FPGA) yeniden yapılandırılabilirliğinden ve yüksek veriminden yararlanarak 5G ağ düzleminde Kullanıcı Düzlemi İşlevi (UPF) bloğu için uyarlanmış verimli bir paket ayrıştırıcının tasarımı ve uygulamasını sunuyoruz. Bu çalışmanın ana katkıları, bu tezin ilerleyen kısımlarında sunulan standart 5G ağ paketleri için ayrıştırma grafiğine uyan paketleri ayrıştırabilen bir UPF bloğunun N3 ve N6 arayüzleri için etkili bir paket ayrıştırıcının tasarımını ve FPGA uygulamasını içermektedir. Ayrıca IPv4 paketleri için yeni, verimli ve hızlı bir sağlama toplamı değiştiricisi de bu çalışma kapsamında sunuldu. Genel olarak ağ uygulamaları için test kapsamlarını artırmak amacıyla SystemVerilog test tezgahlarında kullanılacak paketlerin dogrulugunu analiz etmek için bir paket sağlığı denetleyicisi geliştirilmiştir. Bu tez kapsamında tasarlanan donanımın sentez ve simülasyon sonuçlarına da yer verilmiştir.

Özet (Çeviri)

Handling the increasing data rates and diverse traffic patterns of 5G networks requires high-performance packet processing. Packet parsers play a crucial role in identifying and parsing relevant information from the packets. Designing efficient packet parsers is challenging due to the diverse parsing graphs that emerge from computer networking for various applications. Including new protocols introduced by technologies like 5G networking. As older implementations become insufficient, new designs are continually needed. Software-defined networking (SDN) technology increases the configurability of computer networks and the lifetime of network devices. Fully utilizing SDN networks requires configurable networking devices. In this thesis work, we present the design and implementation of an efficient packet parser and deparser tailored for the User Plane Function (UPF) block in a 5G networking plane, leveraging the reconfigurability and high throughput of Field Programmable Gate Arrays (FPGAs). The main contributions of this work include the design and FPGA implementation of an efficient packet parser and deparser for N3 and N6 interfaces for a UPF block, which can parse the packets fitting the parse graph for standard 5G network packets presented later in this thesis. A novel checksum modifier for IPv4 packets was introduced. A packet sanity checker to analyze the corrections of the packets to be used in SystemVerilog testbenches is developed to increase the testing coverages for networking applications in general. Synthesis and simulation results for the designed hardware in the scope of this thesis work are also introduced at the end of the thesis.

Geri Dön