Performance of parallel decodable turbo and repeat accumulate codes implemented on an FPGA platform
Paralelleştirilmiş turbo ve tekrarla biriktir kodlarının FPGA platformu üzerinde gerçeklenmesi ve başarımı
- Tez No: 255437
- Danışmanlar: DOÇ. DR. ALİ ÖZGÜR YILMAZ
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2009
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 90
Özet
Bu tezde turbo kodlar ve tekrarla-biriktir kodları için düş ük gecikmeli bir kod ç özmealgoritmasının donanımsal tasarımı ve tasarımsonuçlarının saat hızı, kaynak tüketimi,hata düzeltme yeteneği ve veri hızı açısından incelmesi gerçekleştirilmiştir. Çözücüdekigecikmeyi azaltmak için paralelleştirilmiş çözücü mimarisi önerilmiş ve bahsi geçenkodlar için sonuçlar, alan programlanabilir kapılar dizisinde (FPGA) incelenmiştir.Hafıza çakışma problemi, çakışmasız karıştırıcılar kullanılarak önlenmiştir. Ayrıcaönerilen nicemleme ve düzgeleme yaklaşımlarıyla sabit noktalı hesaplamalarda oluşabilecekalttaşma ve üsttaşma sorunları da çözülmüştür.
Özet (Çeviri)
In this thesis, we discuss the implementation of a low latency decoding algorithmfor turbo codes and repeat accumulate codes and compare the implementation resultsin terms of maximum available clock speed, resource consumption, error correctionperformance, and the data (information bit) rate. In order to decrease the latency aparallelized decoder structure is introduced for these mentioned codes and the resultsare obtained by implementing the decoders on a field programmable gate array. Thememory collision problem is avoided by using collision-free interleavers. Througha proposed quantization scheme and normalization approximations, computationalissues are handled for overcoming the overflow and underflow issues in a fixed pointarithmetic. Also, the effect of different implementation styles are observed.
Benzer Tezler
- FPGA implementation of jointly operating channel estimator and parallelized decoder
Birleşik işleyen kanal kestirici ve paralelleştirilmiş kod çözücünün FPGA üzerinde gerçeklenmesi
ÇAĞLAR KILCIOĞLU
Yüksek Lisans
İngilizce
2009
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
DOÇ. DR. ALİ ÖZGÜR YILMAZ
- Paralellized architectures for low latency turbo structures
Düşük gecikmeli parelelleştirilmiş turbo yapılar
ORHAN GAZİ
Doktora
İngilizce
2007
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. ÖZGÜR YILMAZ
- Polar code decoding with soft decision algorithms
Kutupsal kodların yumuşak tabanlı algoritmalar ile çözümlenmesi
AHMET ÇAĞRI ARLI
Doktora
İngilizce
2020
Elektrik ve Elektronik MühendisliğiÇankaya ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. ORHAN GAZİ
- The use of convolutional product codes in cooperative communication systems
İşbirlikçi haberleşme sistemlerinde konvolüsyonel ürün kodu kullanımı
ALİ HADİ
Yüksek Lisans
İngilizce
2014
Elektrik ve Elektronik MühendisliğiÇankaya ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. ORHAN GAZİ
- New approaches for quality of service provisioning in cognitive radio networks
Bilişsel radyo ağlarında servis kalitesini yükseltmeye yönelik yeni yaklaşımlar
GÜLNUR SELDA UYANIK
Doktora
İngilizce
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. SEMA FATMA OKTUĞ