Geri Dön

Design and implementation of an 11-bit 50 MS/s flash-assistedsuccessive approximation register adc

11-bit 50 MS/s flaş destekli ardışıl yaklaşımlı analog sayısal çeviricinin tasarımı ve uygulanması

PDF İndir

  1. Tez No: 783612
  2. Yazar: FATİH MADEN
  3. Danışmanlar: DOÇ. DR. TUFAN COŞKUN KARALAR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2023
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 83

Özet

Tümdevre teknolojisinin 21. Yüzyıldaki hızlı ilerleyişi ile birlikte elektronik sistemler daha da gelişmiş ve karmaşıklaşmıştır. Haberleşme sistemlerinin veri aktarım hızının ve bant genişliklerinin sürekli artması sebebiyle analog ve sayısal devrelerin birlikte kullanıldığı karışık işaret (mixed-signal) sistemleri yaygınlaşmıştır. Özellikle CMOS üretim teknolojisinin gelişmesi ile birlikte transistor boyutları küçülmüş ve bu durum analog devre tasarımını zorlaştırırken sayısal devre tasarımını ise olumlu olarak etkilemiştir. Özellikle sayısal işaret işlemenin (DSP) ideal olmayan durumlara karşı analog devrelerden fazla tolerans göstermesi, kolay bir şekilde gerçeklenebilmesi ve bir üretim teknolojisinden yeni bir üretim teknolojisine kolayca geçirilebilmesi gibi avantajlarından dolayı sayısal işaret işlemenin daha fazla tercih edilmesine neden olmuştur. Fakat bu sayısal işaret işlemenin avantajlarından faydalanabilmek için öncelikle analog işaret analog sayısal çeviriciler (ADC) tarafından sayısal işarete dönüştürülmelidir. Çeşitli uygulama alanlarına ve sistem gereksinimlerine dayalı olarak çok sayıda analog sayısal çevirici mimarisi literatürde bulunmaktadır. Analog sayısal çeviricilerin temel özellikleri örnekleme hızı, bant genişliği, güç tüketimi ve çözünürlüktür. Bir sistemde analog sayısal çevirici ihtiyacı olduğunda kullanılacak analog sayısal çevirici bu özelliklere bakılarak seçilir. Örneğin bir ölçüm cihazında kullanılacak bir analog sayısal çevirici için çözünürlüğün yüksek olması gerekirken örnekleme hızının ise yüksek olmasına gerek yoktur. Bu nedenle ölçüm cihazlarında yüksek çözünürlüklü düşük hızlı delta-sigma analog sayısal çeviriciler tercih edilir. Bir osiloskop sisteminde kullanılacak bir analog sayısal dönüşütürücünün ise örnekleme hızının yüksek olması beklenir ve örnekleme hızı yüksek olan flash tipi analog sayısal çevirici tercih edilir. Bir diğer analog sayısal çevirici türü olan ardışıl yaklaşımlı (SAR) analog sayısal çeviriciler, orta bant genişliğine sahip, orta çözünürlüklü dönüştürücüler arasında en yüksek enerji verimliliğine sahip olduklarından, genellikle biyosensörler, görüntü sensörleri ve giyilebilir cihazlar gibi orta çözünürlük, orta hız ve düşük güç uygulamaları için tercih edilir. Bununla birlikte, SAR ADC'nin çözünürlüğü ve hızı, karşılaştırıcının ofseti ve sayısal analog dönüştürücüdeki (DAC) uyumsuzluk (mismatch) tarafından kısıtlanır. Bu nedenle, SAR ADC çözünürlüğünü iyileştirmek için birçok kalibrasyon ve gereksiz çokluk (redundancy) tekniği önerilmiştir, ancak bunlar tasarım karmaşıklığını artırır ve bant genişliği sorunlarını çözmez. Günümüz elektronik sistemleri yüksek hızlı ve yüksek çözünürlüklü ADC'lere ihtiyaç duyduğundan literatürde bulunan temel ADC mimarileri yetersiz kalmaktadır. Bu nedenle iki veya daha fazla ADC türünün birleştirilmesi ile oluşturulan hybrid ADC yapıları son yıllarda oldukça popüler olmaya başlamıştır. Hybrid ADC mimarilerinde birleştirilen ADC'lerin zayıf yönlerini giderilerek performansı daha yüksek bir ADC ortaya çıkarılmaya çalışılmaktadır. Bu çalışmada da SAR ADC ve flash ADC beraber kullanılarak hybrid bir ADC tasarlanmıştır. SAR ADC'nin çözünürlüğünün örnekleme hızında bir düşüş olmadan arttırılması hedeflemektedir. Bu bağlamda 50 Msps örnekleme hızına, on bir bit çözünürlüğe sahip flash ADC yardımlı SAR ADC mimarisi TSMC 65nm üretim teknolojisinde gerçeklenmiş, benzetimleri yapılmış ve doğrulanmıştır. Tasarımımızın çalışma prensibi pipeline ADC'nin çalışma yapısı ile benzerlik göstermektedir. Bu tasarım örneklenen analog işareti iki döngü sonunda sayısal işarete dönüştürmektedir. Birinci döngüde SAR ADC, giriş sinyalini örnekler ve en önemli sekiz bitini üretir. İkinci döngüde, SAR ADC tarafından üretilen artık gerilim, anahtar kondansatör devresi aracılığıyla yükseltilir ve flash ADC yükseltilmiş kalıntı gerilimini üç bit sayısal işarete dönüştürür. Ardından SAR ADC ve flash ADC'nin çıktısı zamanlama olarak hizalanır ve on bir bitlik çözünürlük elde edilir. Klasik bir SAR ADC, dört temel devreden oluşur: örnekleme ve tutma devresi (S\H), DAC, karşılaştırıcı ve SAR kontrol mantığı. Örnekleme ve tutma devresi, analog sinyali örnekler ve dönüştürme tamamlanana kadar örneklenen değeri saklar. Bu devre genellikle anahtar, kondansatör ve yükselticiden oluşur. İki fazdan oluşan devrenin ilk fazında giriş işareti anahtar yardımıyla kondansatöre örneklenir. İkinci fazda ise örneklenen gerilim değeri tutulur. Bu tasarımda kondansatör temelli bir DAC yapısı kullanıldığı için DAC aynı zamanda örnekleme tutma devresi olarak da kullanılmıştır. Böylelikle hem güç tasarrufu hem de alan tasarrufu sağlanmıştır. DAC devresi SAR mantık devresi tarafından kontrol edilen sayısal işareti analog işarete çeviren bir devredir. Literatürde değişik türde DAC yapıları bulunmasına karşın SAR ADC'lerde kondansatör temelli DAC'lar daha fazla tercih edilmektedir. Bu tasarımda modifiye edilmiş ikili ağırlıklı DAC yapısı tercih edilmiştir. Klasik yapıdan farklı olarak toplam kondansatör miktarını düşürmek için kondansatör dizisi iki parçaya bölünmüştür. Birinci kondansatör dizisi en önemli dört sayısal biti kontrol ederken diğer kondansatör dizisi ise kalan dört biti kontrol etmektedir. İki kondansatör dizisi arasındaki yük paylaşımı bir köprü kondansatörü vasıtasıyla gerçekleşmektedir. DAC, SAR ADC mimarisindeki en önemli devrelerden biridir. Bu devredeki uyumsuzluk, yük enjeksiyonu ve parazit kondansatörler devrenin doğrusallığını bozarak ADC'nin çözünürlüğünü azaltmaktadır. Özellikle bizim tasarımımızda DAC'nin çıkışındaki kalıntı gerilimi üç bit sayısal değere dönüştürüldüğü için bu kalıntı geriliminin doğruluğu oldukça önemlidir. Bu sebeple DAC mümkün olduğunca dikkatli bir şekilde tasarlanmalı ve serim devresi de hassas bir şekilde çizilmelidir. SAR ADC mimarisindeki bir diğer önemli devre ise karşılaştırıcı devresidir. Karşılaştırıcı devresi, örneklenen değeri DAC'nin çıkışıyla karşılaştırır. Karşılaştırıcı devresi için saat işaretiyle çalışan mandal (latch) yapısına sahip devre kullanılmıştır. Böylelikle güç tüketiminin azaltılması hedeflenmiştir. Karşılaştırıcının gürültüsü ve ofset değeri ADC'nin performansını doğrudan etkilediği için bu değerlerin benzetim yoluyla bulunarak doğrulanması gerekmektedir SAR mantık devresi, karşılaştırıcının sonucuna göre ADC'nin çıkış bitlerine karar verilen sayısal kısımdır. DAC, SAR mantık devresinin çıkışlarına göre çıkış gerilimini belirler. DAC çıkış gerilimi ile örneklenen gerilim karşılaştırıcı tarafından karşılaştırılır ve karşılaştırıcının çıkışına göre de SAR mantık devresi sayısal bitleri üretir. Flash ADC mimarisi literatürde bulunan en hızlı ADC mimarilerinden biridir. Bu ADC türü karşılaştırıcı, referans üreticisi ve kod çözücü (decoder) devrelerinden oluşur. Çözünürlük arttıkça karşılaştırıcı sayısının üstel bir şekilde artması sebebiyle güç tüketimi ve alan gereksinimi fazladır. Bu nedenle bu çalışmada olduğu gibi düşük çözünürlüklü flash ADC'ler yardımcı ADC olarak hybrid ADC'lerde tercih edilmektedir. Bu çalışma beş bölümden oluşmaktadır. Birinci bölüm çalışmayı ve çalışmanın hedeflerini tanımlamaktadır. İkinci bölümde ADC tasarımı hakkında genel bilgiler verilmiş ve literatürde bulunan yaygın ADC türlerinden bahsedilmiştir. Üçüncü kısımda tasarlanan flash ADC yardımlı SAR ADC anlatılmıştır. Tasarlanan ADC'deki alt bloklar ayrıntılı bir şekilde anlatılmış şematik tasarımları gösterilmiş ve serim devrelerinin ekran görüntüleri eklenmiştir. Dördüncü bölümde ise tasarlanan devrelerin benzetim sonuçları paylaşılmış ve yorumlanmıştır. Son bölümde ise yapılan çalışmanın sonuçları ve bu çalışmayı geliştirmek için yapılabilecekler değerlendirilmiştir.

Özet (Çeviri)

Modern electronic systems transmit, store, and process data. Pure analog solutions are no longer practical due to the increasing complexity of electronic systems. Thanks to advances in digital signal processing (DSP), signal processing and storage have moved from analog to digital domains. However, first of all, analog signals should be converted to digital signal in order to take advantages of DSP. Therefore, DSP systems are needed ADC. There are different ADC topologies in the literature because each system has different performance requirement. The most popular ADC architectures are flash, pipeline, SAR, delta-sigma and time-interleaved ADCs. Each of these architecture has own advantages and disadvantages in terms of resolution, sample rate etc. SAR ADC has been one of the most widely used ADC architectures over the past decade. Due to its largely digital structure, SAR ADC take advantage from CMOS technology scaling. SAR ADCs are generally preferred for medium accuracy, medium speed, and low power applications like biosensors, image sensors, and wearable devices because they have the highest energy efficiency of all moderate bandwidth, moderate resolution converters. However, resolution and speed of the SAR ADC is restricted by comparator offset and mismatch in the DAC. Therefore, many calibration and redundancy techniques have been proposed to improve SAR ADC resolution, but they increase design complexity and don't solve bandwidth issues. In this work a new method proposed in order to increase resolution of the SAR ADC without speed degradation. 11-bit flash assisted SAR ADC with a 50 Msps date rate designed and simulated in TSMC 65nm technology node. The working principle of the our design is similar to pipeline ADC. Conversion is completed in two cycles . In the first cycle SAR ADC sample the input signal and generate the most significant eight bit. In the second cycle, the residue voltage produced by the SAR ADC is amplified through the switch capacitor circuit and converted into three bits with the help of the flash ADC. Then output of the SAR ADC and flash ADC is aligned and 11-bit resolution is obtained. The thesis consists of five chapters, with the first chapter introducing the work and objectives. In the second chapter, background information about ADC design and commonly used ADC architectures are reviewed. In the third chapter, the architecture of the designed flash-assisted SAR ADC is explained. In chapter four, simulation results for the designed blocks are presented and interpreted. The thesis is concluded and compared with similar work in the fifth chapter.

Benzer Tezler

  1. Tez No

    442224

    Design and implementation of a single slope ADC for digital output cooled infrared readout integrated circuits

    Sayısal çıkışlı soğutmalı kızılötesi dedektör okuma devreleri için tek rampalı analog sayısal çevirici tasarımı

    FATİH AKYÜREK

    Yüksek Lisans

    İngilizce

    İngilizce

    2016

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. BARIŞ BAYRAM

  2. Tez No

    139400

    How cryptographic implementations affect mobile agent systems

    Şifreleme gerçekleştirmelerinin gezgin aracı internet sistemlerini nasıl etkilediği

    İSMAİL ULUKUŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2003

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolBoğaziçi Üniversitesi

    Sistem ve Kontrol Mühendisliği Ana Bilim Dalı

    PROF. DR. EMİN ANARIM

  3. Tez No

    349893

    Design of differential transimpedance amplifier in SiGe BiCMOS for 10 Gbit/s fiber optical receivers

    10 Gbit/s fiber optik alıcılar için SiGe BiCMOS farksal geçiş-empedansı kuvvetlendiricisi tasarımı

    YUNUS AKBEY

    Yüksek Lisans

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. OSMAN PALAMUTÇUOĞULLARI

  4. Tez No

    22082

    Sayısal işaret işleme geliştirme sistemi tasarımı ve gerçeklenmesi

    Digital signal processing development system design and realization

    İLKER AYDIN

    Yüksek Lisans

    Türkçe

    Türkçe

    1992

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF. DR. AHMET DERVİŞOĞLU

  5. Tez No

    842289

    Design and implementation of an effective DWDM-RoF system for fiberoptic network using symmetrical compensation method

    Simetrik kompanzasyon yöntemi kullanılarak fiber optik şebeke için etkili bir DWDM-RoF sisteminin tasarımı ve gerçekleştirilmesi

    OHOOD HASAN DAWOOD

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    İletişim BilimleriYıldız Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. HASAN HÜSEYİN BALIK

Geri Dön