Geri Dön

Delay models for CMOS and BİCMOS circuits and applications for timing simulations

CMOS be BİCMOS devreleri için gecikme modelleri ve zamanlama simülasyonları için uygulamalar

  1. Tez No: 56534
  2. Yazar: HÜSEYİN ATATÜR YILDIRIM
  3. Danışmanlar: PROF.DR. ZAFER ÜNVER
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: CMOS, BiCMOS, Alfa-Üstel İlkesi, gecikme analizi, kritik yol tanımlanması, zamanlama eniyilemesi, CMOS, BiCMOS, alpha-power law, delay analysis, critical path identification, timing optimization. m
  7. Yıl: 1996
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 91

Özet

öz CMOS VE BİCMOS DEVRELERİ İÇİN GECİKME MODELLERİ VE ZAMANLAMA SİMÜLASYONLARI İÇİN UYGULAMALAR YILDIRIM, H. Atatür Yüksek Lisans, Elektrik ve Elektronik Mühendisliği Bölümü Tez Yöneticisi: Prof. Dr. Zafer ÜNVER Eylül 1996, 91 sayfa Bu çalışmanın ilk bölümünde, CMOS ve BiCMOS tersleyicileri için gerçekçi analitik gecikme modelleri sunulmuştur. Modellerde giriş dalga biçimlerinin eğimi dikkate alınmış ve Shockleynin kare ilkesi modeli yerine MOSFETlerin V-I karakteristiklerini daha doğru tahmin eden Alfa-Üstel ilkesine dayalı model kullanılmıştır. Modern BJTlerde rastlanılan baz geçiş zamanı ve akım kazancı üzerindeki yüksek kollektör akım etkileri de modellerde ele alınmıştır. Modellerin doğruluğu kapsamlı karşılaştırılmalarla gösterilmiştir. Bu çalışmanın ikinci bölümünde, kombinasyonal mantık devrelerindeki gecikmeyi eniyilemek edebilmek amacıyla bir zamanlama eniyileme algoritması geliştirilmiştir. Algoritma, devre içindeki yolların duyarlanabilmesini (sensitizability) göz önüne alan kritik yol tanımlanması ve kapı büyüklüğü ayarlanmasına (resizing) dayanmaktadır. Son olarak, gecikme modelleri zamanlama eniyileme algoritması ile birleştirilmiş ve algoritmanın verimi ISCAS85 başaran devreleri üzerinde denenmiştir.

Özet (Çeviri)

ABSTRACT DELAY MODELS FOR CMOS AND BİCMOS CIRCUITS AND APPLICATIONS FOR TIMING SIMULATIONS YILDIRIM, H. Atatür M. S. Department of Electrical and Electronics Engineering Supervisor: Prof. Dr. Zafer ÜNVER September 1996, 91 pages In the first part of the study, accurate analytical delay models for CMOS and BiCMOS inverters are presented. The models account for the slope of the input waveforms, and instead of the Shockley's square-law model, the Alpha-Power Law model equations which more accurately predict the V-I characteristics of MOSFETs are used. The effects of high collector current on the base transit time and the current gain encountered on modern BJTs are also included in the models. Accuracy of the models is demonstrated through the use of extensive comparisons. In the second part, a timing optimization algorithm is developed for optimizing the delay in combinational logic circuits. The algorithm is based on critical path identification taking the sensitibility of paths into account and gate resizing. Finally, delay models are incorporated into the timing optimization algorithm, and the efficiency of the algorithm is tested on ISCAS85 benchmark circuits.

Benzer Tezler

  1. Tez No

    776720

    4 kanal hüzme şekillendirici devre için modül VLSI tasarımı

    VLSI module design for 4 channel beam former circuit

    ALPER URGUN

    Yüksek Lisans

    Türkçe

    Türkçe

    2023

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ TANGEL

  2. Tez No

    363677

    Tunable window comparator applications in current-mode circuits

    Akım modlu devrelerde ayarlanabilir pencere karşılaştırıcı uygulamaları

    MELEK KURNAZ ŞERİFOĞLU

    Yüksek Lisans

    İngilizce

    İngilizce

    2014

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. İSMAİL SERDAR ÖZOĞUZ

  3. Tez No

    467108

    Logic synthesis and power-delay-area modeling of nano-crossbar arrays

    Nano-dizinlerin güç-gecikme-alan başarım modellemesi ve mantık sentezi

    MUHAMMED CEYLAN MORGÜL

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. MUSTAFA ALTUN

  4. Tez No

    729228

    Yeni ve gelişmekte olan yarı iletken cihazlar için teknoloji gerçeklemesi, modelleme, devre tasarımı ve simülasyonu: Organik ince film transistör ve dört-uçlu anahtar cihazları

    Technology implementation, modeling, circuit design and simulation for emerging semiconductor devices: Organic thin film transistor and four-terminal switch devices

    NİHAT AKKAN

    Doktora

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. HERMAN SEDEF

    DOÇ. DR. MUSTAFA ALTUN

  5. Tez No

    409245

    Robust ultra-wideband transceiver integrated circuit design

    Gürbüz ultra-genişbant entegre devre tasarımı

    OKAN ZAFER BATUR

    Doktora

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNHAN DÜNDAR

    DOÇ. DR. MUTLU KOCA

Geri Dön