Geri Dön

Analog layout generation for silicon compilation

Silikon derleme için analog serim üretimi

  1. Tez No: 65044
  2. Yazar: ALTUĞ ŞİMŞEK
  3. Danışmanlar: DOÇ. DR. SİNA BALKIR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Analoglar, Silisyum, Analogs, Silicon
  7. Yıl: 1997
  8. Dil: İngilizce
  9. Üniversite: Boğaziçi Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

KISA ÖZET Bu tezde SPICE devre tanım girdilerinden tümdevre serimlerinin otomatik sentezi için bir algoritma sunulmuştur. Serim üretecimiz ALG temelde üç parçadan oluşmaktadır: bölümleyici, yerleştirici ve yol atayıcı. Bölümleme işlemi ister yapay sinir ağlan ile, istenirse bilinen Kernighan-Lin yöntemiyle gerçeklenmektedir. Devre bölümlemede Kohonen tipi yapay sinir ağlan kullanımı bildiğimiz kadarıyla literatürde ilk defa yer almaktadır. Bu bölümleme yöntemleriyle elde edilen sonuçlar son serimde elde edilen başarım bazında karşılaştırılmıştır. Yerleştirme işlemi ya bölümleyiciden gelen sonuçlar ışığında hiyerarşik bir şekilde, ya da benzetimsel tavlama yöntemiyle gerçeklenmiştir. İstenilen noktaya ulaşıncaya kadar herhangi bir yöntemle elde edilen sonuçlar diğer bir yönteme girdi olarak verilebilir. Yol atayıcı olarak, bilinen labirent yol atayıcı yöntemi kullanılmaktadır. ALG kullanılarak elde edilen örnek selimler de bu tezde sunulmuştur.

Özet (Çeviri)

IV ABSTRACT In this thesis, we present an algorithm for the automatic synthesis of IC layouts from circuit descriptions provided as SPICE netlists. Our analog layout generator (ALG) consists of three main engines; namely partitioner, placer and router. The partitioning operation is achieved by either neural networks or by the standard Kernighan-Lin algorithm. The use of Kohonen type neural networks for circuit partitioning has appeared for the first time in literature to the best of our knowledge. The results of these partitioning algorithms for the performance of the final layout have been compared. Placement is either achieved in a hierarchical manner from the partitioner or through simulated annealing. The results from either one of these algorithms can be used as a starting point for the other until a desired point is reached. The router uses standard maze routing algorithms. Sample layouts obtained from ALG are also shown in the thesis.

Benzer Tezler

  1. Tez No

    1017477

    Anahtarlamalı güç kaynaklarında oluşan harmoniklerin elektromanyetik uyumluluk üzerine etkileri ve filtre tasarım yaklaşımları

    Effects of noise caused by harmonics generated in switched mode power supply on EMI/EMC and filtering studies

    YUNUS FURKAN DİLMEN

    Yüksek Lisans

    Türkçe

    Türkçe

    2026

    Elektrik ve Elektronik MühendisliğiSakarya Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ŞUAYB ÇAĞRI YENER

  2. Tez No

    409227

    Novel design methods for analog design automation tools

    Analog tasarım otomasyonu için özgün tasarım yöntemleri

    GÖNENÇ BERKOL

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNHAN DÜNDAR

    YRD. DOÇ. DR. İSMAİL FAİK BAŞKAYA

  3. Tez No

    716203

    Voltage controlled oscillator based low supply voltage microbolometer readout circuit

    Gerilim kontrollü salıngaç tabanlı düşük kaynak gerilimli mikrobolometre okuma devresi

    MEHMET ALİ GÜLDEN

    Doktora

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiAnkara Yıldırım Beyazıt Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ENVER ÇAVUŞ

    DR. ÖĞR. ÜYESİ ERTAN ZENCİR

  4. Tez No

    126973

    Quadrature signal generation in 5-6GHz range using SiGe BICMOS process

    5-6GHz aralığında SiGe BICMOS proses kullanılarak 90 derece faz farklı işaret üretimi

    PINAR TAŞCI

    Yüksek Lisans

    İngilizce

    İngilizce

    2002

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ALİ TOKER

  5. Tez No

    200417

    Yet another simulation based sensitivity analysis tool for analog layout generation

    Analog tümdevre serim kısıtlamaları üretimi için benzetim tabanlı bır hassasiyet analiz aracı

    TAŞKIN ŞEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2007

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF.DR. GÜNHAN DÜNDAR

Geri Dön