Geri Dön

8 Gbps LVDS transmitter design in 22 nm FD-SOI for high speed chip-to-chip communication interfaces

Çipten çipe yüksek hızlı haberleşme arayüzleri için 22 nm FD-SOI teknolojisinde 8 Gbps LVDS verici tasarımı

PDF İndir

  1. Tez No: 882512
  2. Yazar: ALPER KURT
  3. Danışmanlar: DR. ÖĞR. ÜYESİ AHMET TEKİN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2024
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 75

Özet

Günümüzde, mikroişlemcilerin işleme hızındaki, anakartlardaki, ve optik iletim hatlarınındaki önemli gelişmeler, çip dışı veri hızının artmasına sebep olmuştur. Bu artış elektronik sistemlerde daha geniş bant-aralığına sahip olma talebini arttırmış ve kablolu giriş çıkış (I/O) sürücüleri teknolojilerinde birçok farklı yeniliği teşvik etmiştir. Yüksek hızlı kablolu veri iletimindeki güçlüklerle başa çıkabilmek için birçok farklı kuruluş tarafından çeşitli standartlar geliştirilmiştir. Çip üretim teknolojilerindeki agresif ilerlemeler sadece yüksek hızlı giriş çıkış devrelerine olan ilgiyi arttırmamış, ayrı zamanda da veri hızı ve güç verimliliğindeki gelişmelere önemli ölçüde katkı sağlamıştır. Çip teknolojilerinin giderek küçülmesi ve daha hızlanması sayesinde giriş çıkış veri hızların artmasına ve veri işleme gücündeki artışa rağmen, bakır iletim hatlarının bant genişliği bu ilerlemelerle aynı oranda gelişmemiştir. Bu durum verinin iletildiği kanalın davranışının da hesaba katılması gerektiğini ortaya koymuştur. Sonuç olarak, verinin içerisinden geçtiği bu kanalın yıpratıcı etkilerini yok edecek, gelişmiş bir kanal dengeleme (channel equalization) tekniğinin gerekliliği geçtiğimiz yıllarda ortaya çıkmıştır. Kanalın sahip olduğu yüksek frekanslardaki yıpratıcı özelliklerden bir tanesi de semboller arası girişimdir (inter-symbol interference). Sahip olduğu düşük güç tüketimi, yüksek gürültü bağışıklığı (noise immunity), yüksek hızlı bir noktadan diğer noktaya veri iletimi ve iyi elektromanyetik girişim performansı sayesinde LVDS standartı diğer standartlar arasında oldukça yaygın kullanılmaktadır. LVDS ürettiği akımı anahtarlayarak yönünü tayin eder. Akan akımın yönüne göre sonlandırma direnci üzerinde pozitif ve negatif bir potansiyel farkı oluşturur. Bu potansiyel farkı, LVDS'in girişinde sayısal olarak alınan verinin analog bir şekilde ifade edilmesidir. Bu potansiyel farkı sayısal sinyalin genliğinden çok daha az ve bir ortak mod voltajı üzerinde olduğundan sinyal yüksek hızlarda ve görece düşük güç tüketimlerinde gönderilebilmektedir. İletişim sisteminin alıcı (receiver) tarafına diferansiyel (Differential) bir şekilde sonlandırma direnci yerleştirildiği için optimum bir empedans eşleşmesi sağlanabilir. LVDS vericisi (transmitter) veriyi diferansiyel bir şekilde ilettiği için çapraz karışımına (Crosstalk) ve bağlantının ortak mod gürültüsüne önemli ölçüde dayanıklıdır. Kanal, sinyalin verici tarafından alıcı tarafına doğru içinden geçtiği fiziksel ortamdır. İletilen sinyaller, varacakları yerlere varmadan önce birçok farklı yapıdaki, uzunluktaki ve açıdaki hatlardan geçerler. Bu hatlar metrelerce uzunluğundaki bir kablo veya PCB hattı olabilir. Verinin iletim frekansı arttıkça, kanalın sönümleme oranı da dielektrik kaybı (dielectric loss) ve yüzey katmanı etkisi (skin effect) yüzünden artmaktadır. Kanal, sinyalin kalitesini düşüren bir alçak-geçiren filtre (lowpass) gibi davranır. Kanalın yıpratıcı etkileri özellikle arka arkaya hızlıca gönderilen verileri almayı güçleştirir. Bu etkiler ayrıca semboller arası girişime sebep olur. Semboller arası girişim, iletilen bir sinyalin kendinden bir önce veya bir sonra iletilen sinyale girişmesine denir. Sinyalin özellikle yüksek frekanslarda doğru bir şekilde alınmasını engeller. Bu yüzden, kanalın yıpratıcı etkilerini ortadan kaldıracak bir kanal dengeleme tekniği gerekmektedir. Vericiler ve alıcılar için farklı farklı dengeleme yöntemleri olmakla beraber, genelde verici tarafında ön vurgu (pre-emphasis) tekniği kullanılır. Kanalın yüksek frekanslardaki filtre özelliği en çok sinyalin yükselme ve düşme köşelerinde (rising and falling edges) gözlemlenmektedir. Bu köşeler sinyalin kendisinden daha hızlı hareket etmektedir. Bu yüzden alçakgeçiren bir kanalın içerisinden geçtikten sonra bu köşelerde bozulmalar ve bükülmeler meydana gelir. Bu bozulmaları dengelemek için tam olarak yükselme ve alçalma köşelerine müdahalede bulunmak gerekmektedir. Bu müdahale, ön vurgu devresi sayesinde gerçekleşir. Bu devre, sinyalin yükselen ve alçalan köşelerini, sinyalin kendi genliğinden daha yükseğe çıkartarak vurgu yapmış olur. Vurgulanan bu köşeler, alçak geçiren bir kanaldan geçtikten sonra güzel ve dar bir kare dalga oluşturur. Sonuç olarak, verinin filtre etkisi sonucu büküleceği bilinen yükselen ve alçalan köşelerine yapılan vurgu, sinyalin dar bir kare dalga olarak kalmasına olanak tanır. Vurgulama işlemi genellikle, sinyalin yükseldiği ve alçaldığı zamanlarda, belirli bir süre için devreye ek bir akım uygulayarak gerçekleştirilir. Akım uygulanacak zaman aralığı, sinyalin kendisi ve evirilmiş (inverted) halinin geciktirilerek ve belirli sayısal kapılardan geçirilerek belirlenir. Bu tezin ilk bölümünde LVDS verici tasarımını anlatmaya bir altyapı oluşturacak giriş yapılmıştır. İkinci bölümde ise LVDS tasarımının arka planından bahsedilmiştir. Tezin üçüncü bölümü, öne sürülen LVDS verici tasarımını sistem ve alt blok seviyesinde detaylı bir şekilde anlatmaktadır. Dördüncü bölümde bahsi geçen alt blokların ve sistemlerin simülasyon sonuçlarına yer verilmiştir. Son olarak, beşinci bölüm sonuç bölümü olarak hazırlanmış ve LVDS hakkında bir özet tablosu verilmiştir. Bu tezde, çipten çipe yüksek hızlı haberleşme arayüzleri için saniyede 8 Gigabit hızındaki veriyi iletebilen, sayısal bir şekilde kontrol edilebilen ön vurgu (pre-emphasis) devresine ve endüktif zirveleme (inductive peaking) devresine sahip bir LVDS vericisi tasarlanmıştır. Verici sistemi, ön-sürücü (pre-driver), ortak mod geribildirim yükseltecine (Common Mode Feedback Amplifier) sahip LVDS sürücüsü, geciktirme hatları (delay lines), yardımcı ön-sürücü, ve ön vurgu devresi olmak üzere farklı alt bloklardan oluşmaktadır. Bütün sistemin çalışması için her bir alt bloğun kendi isterleri içerisinde çalıştığından emin olmak gerekmektedir. LVDS çıkış ortak mod gerilimi 1.225 V olarak belirlenmekle birlikte sayısal kontrol sayesinde 0.98 V ile 1.33 V arasında değişebilmektedir. Diferansiyel çıkış genliği 230 mV ile 350 mV arasında değişmektedir. LVDS vericisi saniyede 8 Gigabit veri hızında çalışabilmek için 20.248 mW güç tüketmektedir. Bu yüzden, bit başına 2.531 pJ tüketmektedir. LVDS vericisi 22 nm FD-SOI teknolojisiyle tasarlanmıştır. Sistemin indüktör dahil tüm serimi (layout) 0.036 mm2 alan kaplamaktadır. Bu tez, özellikle ön vurgu sisteminin yüksek hızlarda veri iletebilmek için ne kadar önemli olduğunu simülasyonlar ile sonuçlar kısmında göstermektedir.

Özet (Çeviri)

In recent years, tremendous advancements in the processing speed of microprocessors, motherboards, optical transmission links, and routers have expanded the off-chip data rates. The increasing demand for data bandwidth across electronic systems has led to significant innovations in wireline input/output (I/O) drivers. Various standards have been created by many institutions to manage the difficulties of high-speed wireline data transmission. The aggressive technology scaling not only increased the interest in I/O speed but also it additionally contributed noticeably to the enhancement in data rate and power efficiency of the wireline links. Even though the I/O data rates and data processing power have been improved by the technology scaling, the bandwidth of the copper links has not been scaled in the same manner. Therefore, the requirement for advanced equalization techniques has emerged in recent years to eliminate the corrosive effect of the channel such as inter-symbol interference (ISI) emerging at high frequencies. LVDS standard have been very popular among other communication standards due to its low power consumption, high noise immunity, high speed point-to-point data transmission, and good electromagnetic interference performance. LVDS is configured as a switched-polarity current generator. Optimum line impedance matching is achieved due to differential termination resistor at the receiver end of the system. Since LVDS transmits differential data, crosstalk and robustness of the link to common mode noise is extremely enhanced. The received digital data is represented with analog voltage swing at the output of the LVDS, which improves the data rate and also reduces power consumption. The channel is the physical medium that signal passes through from transmitter side to receiver side. Transmitted signal travels through various traces before reaching its destination. With the increase in frequency, line attenuation of this channel increases due to dielectric loss and skin effect. The channel behaves like a low pass filter which deteriorates the signal quality. first pre-cursor and post-cursor samples become very large due to Pulse dispersion from low-pass filtering, which makes detecting the bits that are transmitted in a sequence. This effects also generates intersymbol interference (ISI), which is interference of the transmitted symbol with the subsequent symbol due to distortion at high data rate. As a result, to overcome the corrosive effects of the channel equalization is needed. In general, pre-emphasis technique is used in transmitter side for channel equalization. In this thesis, 8 Gbps Low-Voltage Differential Signaling (LVDS) transmitter having controllable pre-emphasis and inductive peaking is designed for high speed chip-to-chip communication links. The transmitter system contains of pre-driver, core LVDS driver with Common Mode Feedback (CMFB) Amplifier, delay lines, auxiliary pre-driver and Pre-emphasis blocks. It has 1.225 V output common mode voltage which is adjustable between 0.98 V and 1.330. The output swing amplitude is between 230 mV and 350 mV. It consumes 20.248 mW power at 8 Gbps data rate which yields 2.531 pJ/bit energy efficiency. LVDS transmitter is implemented in 22 nm Fully Depleted Silicon on Insulator (FD-SOI) technology and the layout occupies 0.036 mm2 area including layout.

Benzer Tezler

  1. Tez No

    676245

    High bit rate indoor visible light communication (vlc) system

    Yüksek bit hızlı iç mekan görünür ışık iletişim sistemi

    AHMED TAHER ALI BRKALY

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiGaziantep Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ SERKAN ÖZBAY

    DR. SAFWAN HAFEEDH YOUNUS

  2. Tez No

    66559

    ATM'de lan hizmetleri

    ATM-lan services

    İRFAN UĞUR

    Yüksek Lisans

    Türkçe

    Türkçe

    1997

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNSEL DURUSOY

  3. Tez No

    419034

    8-BIT 1 GS/S ADC architecture and 4-BIT flash ADC for +10 GS/S time interleaved ADC in 65nm CMOS technology

    +10 GS/S zaman aralıklı ADC için 65nm CMOS teknolojisinde 8-BIT 1 GS/S ADC yapısı ve 4-BIT flash ADC

    ALPER AKDİKMEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. MÜŞTAK ERHAN YALÇIN

  4. Tez No

    194143

    Ventriküler fonksiyonların değerlendirilmesinde equilibrium radyonüklid ventrikülografi ve gated blood pool SPECT yöntemlerinin karşılaştırılması

    The comparison of gated blood pool SPECT method with equilibrium radionuclide ventriculography in the evaluation of ventricular functions

    ARZU KIZILKAYA

    Yüksek Lisans

    Türkçe

    Türkçe

    2005

    Radyoloji ve Nükleer TıpAtatürk Üniversitesi

    Nükleer Tıp Ana Bilim Dalı

    Y.DOÇ.DR. BEDRİ SEVEN

  5. Tez No

    746999

    Design and implementation of DWDM based rof system for 5G communication networks

    Başlık çevirisi yok

    ABDULLAH ALMETWALI

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Elektrik ve Elektronik MühendisliğiAltınbaş Üniversitesi

    Elektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. OĞUZ BAYAT

Geri Dön