A Dataflow graph execution model for prolog
Başlık çevirisi mevcut değil.
- Tez No: 7315
- Danışmanlar: IŞIK AYBAY
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Prolog, veri akış mimarisi, paralel Prolog, Prolog, dataflow architecture, parallel Prolog Scientific Classification Code: 6^3.03. 0Z m
- Yıl: 1989
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Belirtilmemiş.
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 225
Özet
ÖZET PROLOG İÇİN BİR VERİ AKIŞ ÇtZGELERİ İŞLETME MODELİ BAŞBU?O?LU, Osman Yüksek Lisans Tezi, Elektrik ve Elektronik Müh. Bölümü Tez Yöneticileri: öğretim Gör. Işık Aybay Yard. Doç. Uğur Halıcı Kasım 1989, 211 Sayfa Bu çalışmada Prolog programlarının paralel işletilmesi için Prolog Veri Akış Çizgeleri İşletimi Modeli geliştirildi. Model veri akış çizgelerinin işletimine dayanmaktadır. Modelde, Prolog programları veri akış çizgelerine derlenir ve bu çizgeler veri akış kavramına göre işletilir. Prolog Veri Akış Çizgeleri İşletimi Modeli VEYA-paralelliğini, kısıtlı VE-paralelliğini ve VE-akış paralelliğini gerçekleştirir. Modelin verimliliğini ölçmek için bir benzetim yazılımı hazırlandı. Model, bazı Prolog denektaşı yazılımlarında denendi. Benzetim sonuçları, modelin Prolog programları için uygun hızlanma sağlayabileceğini ortaya koydu.
Özet (Çeviri)
ABSTRACT A DATAFLOW GRAPH EXECUTION MODEL FOR PROLOG BAŞBÜ?OGLU, Osman M.S. in Electrical and Electronics Engineering Supervisors: Instr.Dr. Işık Aybay Asst.Prof.Dr. Uğur Halıcı November 1989, 211 Pages An execution model has been developed for parallel execution of Prolog programs. The model is based on the dataflow graph execution concept. In the model, Prolog programs are compiled into dataflow graphs, and these graphs are executed using the dataflow concept. The Prolog Dataflow Graph Execution Model implements OR-parallelism, restricted AND-parallelism and stream parallelism (AND-pipelining). A simulator to measure the efficiency of the model has been developed as well. The model is then tested on a number of Prolog benchmark programs. The simulation results have revealed that the model may provide a good speed-up for Prolog programs.
Benzer Tezler
- Runtime race detection for shared memory programming models
Paylaşımlı bellek programlama modelleri için çalışma zamanı yarışı algılama
HASSAN SALEHE MATAR
Doktora
İngilizce
2018
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKoç ÜniversitesiBilgisayar Bilimleri ve Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ DİDEM UNAT
- Yüksek düzeyde sentezlemede hızlı tasarım alanı keşfi için makine öğrenmesi tabanlı yeni bir optimizasyon yöntemi
A novel machine learning-based optimization methodology for fast design space exploration in high-level synthesis
ESRA ÇELİK
Doktora
Türkçe
2024
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolAtatürk ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
DOÇ. DR. DENİZ DAL
- An executıon trıggered coarse graıned reconfıgurable archıtecture
Yürütüme tetiklemeli yeniden yapilandirilabilir mimami
OĞUZHAN ATAK
Doktora
İngilizce
2012
Elektrik ve Elektronik Mühendisliğiİhsan Doğramacı Bilkent ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. ABDULLAH ATALAR
- Power islands: A high-level synthesis methodology for reducing spurious switching activity and leakage
Güç adaları: Gereksiz anahtarlama aktivitesini ve sızmayı azaltan bir yüksek düzeyde sentezleme metodolojisi
DENİZ DAL
Doktora
İngilizce
2006
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSyracuse UniversityElektronik Mühendisliği ve Bilgisayar Bilimi Ana Bilim Dalı
DR. NAZANIN MANSOURI
- Algoritma animasyonu sistemleri konusunda inceleme
Başlık çevirisi yok
NAZAN ÇAYRAK
Yüksek Lisans
Türkçe
1998
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiKontrol ve Bilgisayar Mühendisliği Ana Bilim Dalı
DOÇ. DR. TAKUHİ NADİA ERDOĞAN