Design of an inverter-based variable gain amplifier for PAM-4 optical receivers
PAM-4 optik alıcılar için evirici tabanlı kazancı ayarlanabilen kuvvetlendirici tasarımı
- Tez No: 928413
- Danışmanlar: DOÇ. DR. MUSTAFA BERKE YELTEN
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2025
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Lisansüstü Eğitim Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 83
Özet
Optik haberleşme, çeşitli alanlar ve endüstrilerde kritik bir rol oynayan ve hızlı bir şekilde büyüyen, geniş çapta kabul görmüş ve son derece verimli bir teknolojidir. Optik haberleşme telekomünikasyondan veri merkezlerine kadar geniş bir uygulama yelpazesinde kullanılmakta ve daha hızlı ve güvenilir iletişim talepleri arttıkça kullanım oranı hızla artmaktadır. Sıfıra Dönüşsüz (NRZ) olarak da bilinen iki seviyeli Darbe Genlik Modülasyonu (PAM-2) optik sistemlerde geleneksel ve en yaygın kullanılan PAM tekniği olmasına rağmen, PAM-4 gibi daha yüksek seviyeli modülasyonlara doğru eğilim artmaktadır. Bu değişim, daha yüksek seviyeli PAM modülasyonunda sembol başına daha fazla bit iletme kapasitesine sahip olmasından kaynaklanmaktadır, bu da önemli ölçüde daha yüksek veri hızlarına olanak tanır. Bu artan verimlilik, ek bant genişliği gereksinimi olmadan daha hızlı veri iletimini mümkün kılarak, daha yüksek performans gerektiren modern iletişim sistemleri için daha verimli bir yaklaşım sunar. En yaygın kullanılan yüksek seviyeli PAM modülasyon tekniklerinden biri olan PAM-4, dört farklı seviye kullanır ve seviye başına 2 bit iletme kapasitesine sahiptir. Sonuç olarak, PAM-4 her sembolde daha fazla bilgi kodlayarak veri iletim verimliliğini önemli ölçüde artırır. PAM-4 aynı bant genişliği için NRZ'nin iki katı kadar yüksek bir etkin veri hızı sağlar ve büyük bir iyileşme sağlar. Ancak, NRZ ile karşılaştırıldığında daha yüksek seviyeli PAM modülasyonlarında genlik seviyeleri arttıkça, devreler ve sistemler için doğrusallık gereksinimlerinin daha sıkı hale gelmesi ve gürültü bağışıklığının azalması gibi bazı zorluklar vardır. Çok seviyeli PAM modülasyonunu uygulayan devreler ve sistemler tasarlanırken, optimal performans ve güvenilirliği sağlamak için bu zorluklar dikkatlice değerlendirilmelidir. Bu zorlu gereksinimleri karşılamak için, işaret bozulmalarını önlemek ve doğru veri iletimini sağlamak adına yüksek doğrusallık sağlayan devreler tasarlamak önemlidir. Bu doğrusallık seviyesini elde etmek, çeşitli tasarım tekniklerini dikkatle düşünmeyi ve performans, karmaşıklık ve maliyet arasındaki dengeyi değerlendirmeyi gerektirir. Bu tezde, PAM-4 optik alıcıları için yüksek doğrusallıklı, dijital kontrollü bir Değişken Kazançlı Kuvvetlendirici (VGA) tasarımı sunulmaktadır. Tasarım, 65 nm CMOS teknolojisi kullanılarak yapılmış ve 1.8 V besleme gerilimi ile çalışmaktadır. Çalışmada, bazı temel doğrusallık iyileştirme yöntemleri incelenmiştir. Bu yöntemler arasında dejenerasyon, geri besleme, predistorsiyon, triyot cihazlarının kullanımı ve evirici tabanlı $g_m/g_m$ tekniği yer almaktadır. Evirici tabanlı $g_m/g_m$ tekniği, doğrusallığın yanısıra, bant genişliği, gürültü ve kompaktlık gibi diğer önemli parametreler açısından üstün performans sağladığından dolayı seçilmiştir. Bu teknik, PAM-4 modülasyonu için lazım olan yüksek doğrusallık gereksinimlerini etkili bir şekilde karşılamakta olup, yüksek hızlı optik sistemlerde verimli ve güvenilir işaret iletimi sağlamaktadır. Evirici tabanlı $g_m/g_m$ tekniği, eviriciye anahtarlar eklenerek hücrelerin açılıp kapanması sağlanmış ve ayrıntılı olarak incelenmiştir. En basit $g_m/g_m$ kuvvetlendiricisinin kutup, sıfır ve kazanç analizleri yapılmıştır. Yapılan bu analizler ve simülasyon iterasyonları sonucu bir VGA konsepti geliştirilmiştir. Oluşturulan VGA konsepti, her biri paralel hücreler içeren üç ana bileşenden oluşmaktadır. İlk bileşen, kazancı kontrol bitleriyle ayarlayan kontrollü giriş hücreleridir. İkinci bileşen, minimum kazancı belirleyen ve her zaman açık durumda olan $g_m$ hücreleridir. Daha fazla $g_m$ hücre sayısı yüksek taban kazancı sağlarken, $g_m$ hücrelerinin sayısının azalması minimum kazancı azaltmaktadır. Üçüncü olarak her zaman aktif olan yük hücreleri bulunmaktadır. Bunlar da kazanç adımının boyutunu belirler. Daha az yük hücresi, daha büyük kazanç adımları sağlarken, yük hücresi sayısı artınca daha küçük adımlar elde edilir. VGA, kazanç ayarlarını hassas ve ince bir şekilde kontrol etmek için 15 bitlik termometrik kod kullanmaktadır. Önerilen VGA, daha yüksek işaret salınımı ve gelişmiş gürültü bağışıklığı sağlamak için sözde-farksal bir yapıda gerçekleştirilmiştir. Kazanç kodu arttıkça hücrelerin çıkış dirençlerinden kaynaklanan kazanç sıkışmasını azaltmak ve tüm kodlar boyunca minimal kazanç hatası sağlamak için daha büyük birim hücreler kullanılmıştır. Bunun için, ilk 6 bit 1X birim hücrelerini kontrol etmek için kullanılmakta, sonraki 4 bit 1.5X birim hücrelerini kontrol etmekte ve son 5 bit ise 2X birim hücrelerini kontrol etmektedir. Bu adaptif hücre boyutu yaklaşımı, kazanç kodunun değişmesiyle kuvvetlendiricinin genel performansını korumaya yardımcı olmaktadır. Ayrıca, yük hücrelerinin sayısı, kazanç koduna bağlı olmaksızın sabit tutulmuştur, bu da çıkış düğümündeki kapasitörün farklı kazanç kodlarında yaklaşık sabit kalmasını sağlamaktadır. Bu durum, bant genişliğinin sabit kalması için önemlidir, çünkü bant genişliğini belirleyen baskın kutup, yük hücrelerinin bağlandığı çıkış düğümünden gelmektedir. Evirici tabanlı devreler, süreç, voltaj ve sıcaklık (PVT) varyasyonlarına karşı oldukça hassastır. Bu hassasiyeti azaltmak için replika kutuplama yöntemi kullanılabilir. Replika kutuplama yönteminin çeşitli uygulama şekilleri mevcuttur. Bu çalışmada kullanılan yaklaşım, şöyle açıklanabilir: Her zaman açık olan ve referans olarak kullanılan diyot bağlı 1X hücre vardır. 30 $\mu$A'lik sabit bir referans akımı, $I_{ref}$, replika hücresinden geçer ve bu, $I_{ref}$'e orantılı bir referans gerilimi olan $V_{ref}$'i oluşturur. Oluşan $V_{ref}$ gerilimi, referans hücresindeki NMOS ve PMOS cihazları üzerindeki $V_{GS}$ ve $V_{SG}$ gerilim düşüşlerinin toplamıdır. Bu $V_{ref}$, düşük-kayıplı düzenleyici (LDO) için referans giriş olarak kullanılır. LDO, referans gerilimini döngüsü sayesinde çıkışına kopyalar. Bu çıkış gerilimi, aynı zamanda VGA için besleme gerilimi olarak kullanılır. Referans gerilimi PVT varyasyonlarını takip eder ve VGA beslemesi, değişen koşullara göre otomatik olarak uyum sağlar ve sabit bir kutuplama akımı sağlar. Örneğin, cihazların eşik gerilimleri belirli bir PVT durumunda azalırsa, aynı $I_{ref}$ akımını korumak için $V_{GS}$'ler de azalır, bu da $V_{ref}$ geriliminin düşmesine ve dolayısıyla VGA'nın besleme geriliminin azalmasına yol açar. LDO için, dolaylı Miller kompanzasyonu tekniği ve 500 fF'lik bir kompanzasyon kapasitörü kullanılmıştır. LDO geçiş cihazlarının, ana VGA devresi tarafından gereken maksimum akımı sağlamak için uygun şekilde boyutlandırılması gerektiği kritik bir husustur. Eğer geçiş cihazları doğru şekilde boyutlandırılmazsa, replika kutuplama devresi beklenen şekilde çalışmayabilir. Bu replika kutuplama tekniği, değişen PVT koşulları altında VGA için sağlam performans sağlar ve güvenilir çalışma sağlar. Simülasyon sonuçlarıyla kanıtlandığı üzere, replika kutuplama tekniğinin kullanılması VGA'nın PVT değişimlerine dirençli olmasını sağlamaktadır. VGA'nın şematik düzeydeki tasarımı tamamlandıktan sonra, birim hücrelerin ayrı ayrı serimleri oluşturulup, bunlar birleştirilmiş ve üst düzeydeki gerekli bağlantılar da yapılarak VGA serimi tamamlanmıştır. 1X, 1.5X ve 2X hücrelerinin serimleri aynı yapıyı paylaşmakta olup, tek fark yatay boyutlarıdır. VGA'nın genel serimi oldukça kompakt olup, yalnızca 66 $\mu$m $\times$ 25 $\mu$m boyutlarındadır. Serim sonrası simülasyonlar, süreç varyasyonları, besleme gerilimi dalgalanmaları ve sıcaklık değişikliklerinin etkileri dikkate alınarak çeşitli PVT koşulları altında gerçekleştirilmiştir. Bu simülasyonlar, tasarımın DC özellikleri, frekans yanıtı, zamana bağlı davranışı ve doğrusallık gibi çeşitli yönlerden yüksek performans sergilediğini göstermektedir. Tipik çalışma koşulları altında, simülasyonlar, VGA'nın 0.5 dB adımlarla 7.5 dB kazanç aralığı sunduğunu, kazanç hatasının çok az ve $\pm$ 0.15 dB içinde olduğunu ve tüm kazanç ayarlarında 5.2 GHz bant genişliği sağladığını göstermektedir. Doğrusallık testi için, girişe 1 GHz frekansında çeşitli genliklere sahip bir sinüzoidal işaret uygulanmıştır. 100 mV'luk giriş genliği için, üçüncü dereceden harmonik bozulma (HD3) değeri tüm kazanç ayarlarında $-$50 dB'nin altında kalmış, toplam harmonik bozulma (THD) ise \%0.3'ün altında kalmıştır. Giriş genliği 200 mV'a çıkarıldığında, HD3 tüm kazanç ayarlarında $-$44 dB'nin altında kalmış ve THD \%2'nin altında kalmıştır. Göz diyagramları geniş ve yüksek olup, semboller arası girişim (ISI) ve doğrusallık açısından yüksek performansı doğrulamaktadır. Ayrıca, VGA tüm kazanç aralığında düşük gürültü performansını sergilemiştir. 1 GHz'de, maksimum kazançta 1.26 nV, minimum kazançta ise 2.3 nV girişe göre hesaplanmış gürültü değeri (IRN) sergilemektedir. Ortalama gürültü katsayısı (NF), maksimum kazançta 4.75 dB ve minimum kazançta 8.83 dB olarak bulunmuş. Sonuç olarak, PAM-4 optik alıcıları için evirici tabanlı bir VGA tasarlanmıştır. PVT dayanıklılığını artırmak için replika kutuplama yöntemi kullanılmıştır. Önerilen VGA, hassas kazanç kontrolü, sabit bant genişliği, yüksek doğrusallık, yüksek salınım ve düşük gürültü performansı sunmaktadır. Bu performans, VGA'yı yalnızca optik iletişim sistemleri için değil, aynı zamanda çok sayıda diğer uygulama için de uygun hale getirmektedir.
Özet (Çeviri)
Optical communication is a widely adopted and highly efficient technology that plays a crucial role in various fields and industries, encompassing a broad range of applications, from telecommunications to data centers, and its usage continues to grow rapidly as demand for faster and more reliable communication increases. Although two-level Pulse Amplitude Modulation (PAM-2), also known as Non-Return-to-Zero (NRZ), is the traditional and most widely used PAM technique in optical systems, there has been a growing trend toward adopting higher-level PAM modulations, such as PAM-4. This shift is driven by higher-level PAM's ability to transmit more bits per symbol, allowing for significantly higher data rates. This increased efficiency facilitates faster data transmission without requiring additional bandwidth, making it a more efficient approach for modern communication systems that demand higher performance. One of the most widely used higher-level PAM modulation techniques is PAM-4, which utilizes four distinct levels, with 2 bits being represented per level. Thus, PAM-4 significantly enhances the efficiency of data transmission by encoding more information in each symbol. This allows the effective data rate to become twice that of NRZ for the same bandwidth, providing a substantial improvement. Besides the advantages of multi-level PAM over NRZ, it also has some challenges, such as stricter linearity requirements and reduced noise immunity. As the amplitude levels increase in higher-order PAM modulations compared to NRZ, the linearity requirements for the circuits and systems become more stringent. These challenges must be carefully considered to ensure optimal performance and reliability when designing circuits and systems that implement multi-level PAM modulation. To meet these requirements, it is essential to design circuits with high linearity to prevent signal distortion and ensure accurate data transmission. Achieving this level of linearity is a challenging task that requires careful consideration of various design techniques, as well as an evaluation of the trade-offs between performance, complexity, and cost. This thesis presents the design of a high-linearity, digitally controlled Variable Gain Amplifier (VGA) for PAM-4 optical receivers, realized using a 65 nm CMOS process and operating with a supply voltage of 1.8 V. The study investigates a variety of linearity improvement methods, such as degeneration, feedback, predistortion, the use of triode devices, and the inverter-based $g_m/g_m$ method. The inverter-based $g_m/g_m$ technique is selected for its outstanding performance in terms of linearity and other key parameters, such as bandwidth, noise, and compactness. This technique effectively handles the stringent linearity requirements imposed by PAM-4 modulation, thereby ensuring efficient and reliable signal transmission in high-speed optical systems. The inverter-based $g_m/g_m$ technique is examined in detail, where the unit cell structure is created by incorporating switches into the inverter, allowing the cells to be enabled or disabled. Analyses of the pole, zero, and gain of the simplest $g_m/g_m$ amplifier are conducted. Following these analyses, the concept of the VGA is developed through several iterations of simulations. The VGA concept consists of three main components, each containing parallel cells: First, the controlled input cells, which adjust the gain using gain control bits. The second part includes the always-on $g_m$ cells, which set the minimum gain, with more cells providing higher initial gain. The third part consists of load cells, which are always active and adjust the gain step. The number of load cells determines the step size, fewer load cells lead to larger gain steps, while more load cells result in smaller steps. The VGA uses a 15-bit thermometric code to provide precise, fine-grained control over the gain settings. The proposed VGA is implemented in a pseudo-differential structure to take advantage of improved noise immunity and a higher signal swing. To reduce gain compression caused by the output resistances of the cells as the gain code increases, and to maintain minimal gain error across all codes, larger unit cells are employed as the gain code rises. For this, the first 6 bits control 1X unit cells, the next 4 bits control 1.5X unit cells, and the final 5 bits control 2X unit cells. This adaptive cell size approach helps to preserve the overall performance of the amplifier, even as the gain settings are adjusted. Additionally, the number of load cells remains constant regardless of the gain code, ensuring that the load capacitance stays consistent. This consistency is vital for maintaining uniform bandwidth across different gain codes, as the dominant pole that determines the bandwidth originates from the output node where the load cells are connected. Inverter-based circuits are highly sensitive to variations in process, voltage, and temperature (PVT). To mitigate this sensitivity, the replica biasing method can be employed. There are various ways to implement the replica biasing method. The approach used in this study involves a reference diode-connected 1X cell, known as the replica. This replica remains continuously on. A constant reference current, $I_{ref}$ of 30 $\mu$A, flows through the replica cell, generating a reference voltage, $V_{ref}$, that is proportional to $I_{ref}$. The resulting $V_{ref}$ voltage is the sum of the $V_{GS}$ and $V_{SG}$ voltage drops across the NMOS and PMOS devices within the reference cell. This $V_{ref}$ is then used as the reference input for a low-dropout regulator (LDO), which copies the reference voltage to its output. This output voltage also serves as the supply for the VGA. The reference voltage tracks PVT variations, allowing the VGA supply to adapt automatically and maintain a stable bias current under changing conditions. For example, if the threshold voltages of devices decrease in a particular PVT case, the gate-source voltages, $V_{GS}$, also decrease to maintain the same $I_{ref}$ current, causing $V_{ref}$ to decrease and, consequently, reducing the VGA supply. For the LDO, the indirect Miller-compensation technique is employed, utilizing a compensation capacitor of 500 $fF$. A critical consideration is that LDO pass devices must be appropriately sized to supply the maximum current required by the VGA core. If the pass devices are not properly sized, the replica biasing circuit may not function as intended. This replica biasing technique ensures robust performance for the VGA under varying PVT conditions, facilitating reliable operation. The usage of replica biasing provides a PVT-robust operation of the VGA across various conditions, as evidenced by the simulation results. After the schematic-level design of the VGA is completed, the layout is developed by first creating the individual layouts of the unit cells, then combining them and performing the necessary routing to form the overall VGA layout. The layouts of the 1X, 1.5X, and 2X cells share the same structure, with the only difference being their horizontal sizes. The overall layout of the VGA is highly compact, with dimensions of only 66 $\mu$m $\times$ 25 $\mu$m. Post-layout simulations have been carried out under various PVT conditions, taking into account the effects of process variations, supply voltage fluctuations, and temperature changes. These simulations demonstrate the design's high performance across various aspects, including DC characteristics, frequency response, transient behavior, and linearity. Under typical operating conditions, the simulations show that the VGA provides a 7.5 dB gain range with 0.5 dB increments, minimal gain error within $\pm$ 0.15 dB, and a consistent 5.2 GHz bandwidth across all gain settings. For linearity evaluation, a sinusoidal signal at 1 GHz with varying input amplitudes was applied. At a 100 mV input amplitude, the third-order harmonic distortion (HD3) remained below $-$50 dB, while the total harmonic distortion (THD) stayed under 0.3\% across all gain settings. When the input amplitude was increased to 200 mV, HD3 was under $-$44 dB, and THD remained below 2\% for all gain settings. The eye diagrams displayed a wide and high shape, confirming strong performance in terms of intersymbol interference (ISI) and linearity. Additionally, the VGA demonstrated low noise levels, with an input-referred noise (IRN) of 1.26 nV at maximum gain and 2.3 nV at minimum gain at 1 GHz. The average noise figure (NF) was found to be 4.75 dB at maximum gain and 8.83 dB at minimum gain, further showcasing the low-noise performance across the entire gain range. In conclusion, an inverter-based VGA has been designed for PAM-4 optical receivers. To enhance PVT robustness, the replica biasing method is employed. The proposed VGA offers precise gain control, constant bandwidth, high linearity, high swing, and low noise performance. Its versatility makes it suitable not only for optical communication systems but also for a wide range of other applications.
Benzer Tezler
- Yüksek güçlü IGBT'ler için kapı sürme devresi
Gate drive circuit for high power IGBTs
OSMAN TANRIVERDİ
Doktora
Türkçe
2023
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektrik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ DENİZ YILDIRIM
- Sincap kafesli asenkron makinenin rotor alan yönlendirmeli kontrolü
Rotor field-orientation control of a squirrel cage induction machine
SAFFET ALTAY
Yüksek Lisans
Türkçe
1995
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. M. EMİN TACER
- Elektrik motoru seçim kriterleri ve kontrol organına bir limiter konulmuş motorun optimal parametrelerinin simpleks metodu ile tayini
Başlık çevirisi yok
VOLKAN ÇAKMAKÇI
- Design and analysis of high gain non-isolated multi port converter for residential PV-battery hybrid system
Ev tipi PV-batarya hibrid enerji sistemleri için çoklu bağlantı noktasına sahip, izole olmayan, yüksek kazançlı çevirici tasarım ve analizi
ABDELSALAM M.I. ELMAKAWI
Doktora
İngilizce
2022
Elektrik ve Elektronik MühendisliğiAnkara Yıldırım Beyazıt ÜniversitesiElektrik ve Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. KAMİL ÇAĞATAY BAYINDIR
- Doyumlu eyleyicilere sahip DPD sistemler için dayanıklı kontrolcü tasarımı
Robust controller design for LPV systems with saturating actuators
AKIN DELİBAŞI
Doktora
Türkçe
2008
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiElektrik Mühendisliği Ana Bilim Dalı
PROF. DR. GALİP CANSEVER
YRD. DOÇ. DR. İBRAHİM BEKLAN KÜÇÜKDEMİRAL