Geri Dön

Design of a cmos feedforward automatic gain control system for optical front-ends

Optik ön alıcılar için cmos ileri beslemeli otomatik kazanç kontrol sistemi tasarımı

  1. Tez No: 958493
  2. Yazar: İREM CÖMERTOĞLU
  3. Danışmanlar: DOÇ. DR. MUSTAFA BERKE YELTEN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2025
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 107

Özet

Bu tez çalışmasında, 1 Gbps veri hızında PAM-4 modülasyonunda veri iletimi amaçlanmıştır. Plastik optik fiber (POF) ve görünür ışık haberleşmesi (visible light communication-VLC) uygulamaları için ileri beslemeli otomatik kazanç kontrol sistemi (feedforward automatic gain control-FFAGC) tasarlanmıştır. Günümüzde, özellikle otomotiv ve endüstriyel uygulamalarda POF ve VLC teknolojileri çok popülerdir. Bunun en büyük nedenleri ise elektromanyetik girişime karşı bağışıklıkları ve düşük maliyetli uzun mesafe iletimde sağladıkları avantajlardır. POF'un spektral aralığı 520 nm ve 650 nm aralığıdır. Bu aralıkta en düşük kayıpla sinyal iletimi sağlayabilir. Bunun yanı sıra VLC sistemler görünür ışığı kullandıkları için 390 nm ve 750 nm aralığında işaret iletimi gerçekleştirebilirler. İki sistem de aynı spektral aralıkta veri iletimi yapar ve iletimde kullandıkları yöntem ışıktır. İkisinde de foto detektör kullanımı gereklidir. Bu uygulamalarda, giriş sinyalinin genliği büyük değişimler göstermektedir. Bu değişkenlik, sistemlerin kararlılığı ve güvenilirliği açısından ek önlemler alınmasını gerekli kılmaktadır. Kısaca, bu ortak özellikler ışığında iki sistemde de kullanılabilecek bir sistemin tasarlanmasına karar verilmiştir. Tasarlanacak sistemin ana hedefi giriş genliğindeki değişimleri optik alıcı ön tarafında azaltarak çıkışa olabildiğince sabit bir genlik iletmektir. Böylece karşılaştırıcı devresinin karar verme sırasında hata yapma olasılığı azaltılacaktır. Sabit genlikte sinyal iletilememesi durumunda, karar verici devrenin yanlış karar verme olasılığı artar. Bu durum özellikle yüksek veri hızlarında veri iletimi yapıldığı zaman göz diyagramının kapanmasına neden olur. Ayrıca bit hata oranının artmasına sebep olacaktır. Bu nedenle, optik alıcı sistemlerde kararlı genlik seviyelerinin sağlanması temel bir gereklilik hâline gelmiştir. Özellikle VLC sistemi kablosuz bir haberleşme olduğundan, çok hızlı bir şekilde giriş sinyal genliği değişebilir. VLC ortamında, ortam ışığı değişimi, engel ve yansımalar gibi dinamik etkiler ani sinyal dalgalanmalarına yol açar. Bu durumlarda, hızlı bir yerleşme zamanına sahip AGC çok önemli bir görev görür. Karar verici devrenin eşik değerlerinin ayarlanması diğer bir yaklaşım olabilir; fakat bit hata oranı (bit error rate-BER) azaltmak için en iyi yöntem, hızlı bir AGC sistemine sahip olmaktır. Eşik değerlerinin adaptasyonu, belirli koşullarda yardımcı olsa da, sistemdeki gürültü ve doğrusallık bozulması nedeniyle yetersiz kalmaktadır. AGC sistemleri genel olarak iki şekilde uygulanabilir. Geri beslemeli AGC (FB-AGC), daha geleneksel bir yaklaşımdır. Kazancı ayarlanabilen kuvvetlendiricinin (variable gain amplifier-VGA) çıkışı, bir genlik sezici (peak detector) ile sezilir. Bu sezilen değer, ayarlanmak istenen genlik seviyesindeki bir DC referans ile karşılaştırılır. Bu karşılaştırma sonucu üretilen hata sinyali ile VGA'nın kazancı kontrol edilir. Kontrol sinyali ideal durumda DC olmalıdır. Bu sebeple bir alçak geçiren süzgeç kullanılmalıdır. Bu tarif edilen sistem, tıpkı bir faz kilitlemeli çevrime (phase locked loop-PLL) benzer. AGC için de bir anlamda genlik kitlemeli çevrim benzetmesi yapılabilir. FB-AGC için, kararlılık açısından hızlı bir sistem tasarlamak zordur. Çünkü genlik sezici devresi hali hazırda büyük bir RC zaman sabitine sahiptir. Bu sebeple çevrim süzgecinin zaman sabiti daha da büyük olmalıdır. Böylelikle, VGA kontrolü için yeterince sabit bir kontrol gerilimi oluşturulabilir. AGC için diğer bir yaklaşım ise ileri beslemeli AGC (FF-AGC) yöntemidir. Bu senaryoda, kararlılık sorunu olmadığı için belirli bir güç harcanarak hızlı bir AGC tasarlanabilir. Bu şekilde, daha kolay bir şekilde 1 mikrosaniye yerleşme zamanından daha hızlı bir sistem elde edilebilecektir. FF-AGC yapıları, özellikle yüksek hız gerektiren optik alıcılarda daha etkin bir performans sunmaktadır. FF-AGC'de sinyal, VGA girişinde aynı zamanda genlik sezici devresine gider. Genlik sezici çıkışındaki sinyal, dijital veya analog olarak VGA kazancını kontrol eder. FF-AGC için en kritik devre genlik sezicidir; çünkü genlik sezici, VGA'nın gördüğü tüm sinyal aralığını görür. Yani giriş dinamik aralığı, sadece VGA tarafından değil, aynı zamanda genlik sezici tarafından da sağlanmalıdır. Bu tez çalışmasındaki giriş dinamik aralık isteği 36 dB, genlik sezici dinamik aralığı ise 60 dB'ye kadar çıkabilmektedir. Ayrıca giriş çıkış arasındaki sıkıştırma oranı serim sonrası benzetimlerde 31.58 dB olarak bulunmuştur. Bu çalışmanın getirdiği yeniliklerden ilki, yüksek dinamik aralıklı bir genlik sezici topolojisidir. Tasarlanan AGC sistemi ile hedeflenen 1 mikrosaniyeden daha hızlı AGC cevabı başarılmıştır. AGC sıkıştırma oranı, en kötü senaryoda dahi 30 dB üzerinde kalmıştır. Bu sonuçlar, tasarımın hem hassasiyet hem de hız açısından beklentileri karşıladığını göstermektedir. Tasarlanan AGC, bir optik alıcı sisteminin parçasıdır. Kısaca, girişte düşük gürültülü bir akım tampon (buffer) devresi, fotodetektörden aldığı sinyali, geçiş empedansı ayarlanabilen bir geçiş empedansı kuvvetlendiricisine (transimpedance amplifier-TIA) aktarır. TIA devresi için bir CMOS evirici tabanlı topoloji kullanılmıştır. Bu tercihin sebebi, CMOS eviricide hem NMOS hem de PMOS gerilim-akım dönüşümüne katkıda bulunduğu için, en iyi gürültü performansı bu topoloji ile başarılabilir. Fakat CMOS evirici tabanlı yapının en büyük problemi, proses, gerilim ve sıcaklık değişimlerinde (process-voltage-temperature veya kısaca PVT) gürültü ve doğrusallık performanslarının çok fazla değişkenlik göstermesidir. Bunun sebebi, sabit bir DC akım oluşturulmamasıdır. PVT köşelerinde sabit bir akım sağlayabilmek için, adaptif bir gerilim kaynağı CMOS eviriciyi beslemiştir. Kopya kutuplama (replica-bias) ile bir LDO vasıtasıyla adaptif kaynak oluşturulur. Böylelikle, tasarlanan TIA devresinin PVT performansı iyileştirilmiştir. FF-AGC için, girişteki akım sinyali TIA devresine ve bir kopyası genlik sezici devresine (peak detector-PD) gönderilir. Genlik sezici çıkışı da kendi içerisinde iki kopya üretir. Bu kopyalardan biri, analog-dijital dönüştürücü (analog to digital converter-ADC) devresini besler. ADC devresine gelen bilgi akım temelli olduğu için ADC tasarımında da yüksek oranda akım aynalarından yararlanılmıştır. Referans akımlar ile yapılan karşılaştırmalar ile TIA için dijital kontrol bitleri üretilir. Genlik sezici çıkışındaki diğer kopya ise bir gerilim dönüştürücü devresini (control voltage generator-CVG) besler. Bu şekilde ise analog kontrol gerilimi üretilmiştir. Gerilim dönüştürücü devresi temel olarak direnç ve diyot bağlantılı NMOS transistörleri kullanarak girişteki akım genliğine orantılı olarak çıkış gerilimi oluşturur. Diyot bağlantılı transistörün ve direnç elemanının akım - gerilim arasındaki ilişkiyi kullanır. TIA kazancı, doğal olarak geribesleme direncini kontrol ederek ayarlanmıştır. Dijital kontrol, anahtarlar ile paralel direnç sayısını artırma ve azaltma üzerine kuruluyken, analog kontrol, her paralel direncin yanına doğrusal bölgede çalışan bir MOS eklenmesiyle elde edilmiştir. PD çıkışındaki genlik bilgisi iki kez kullanılır. CVG ve ADC devreleri ile TIA kazancı hem analog hem de dijital olarak ayarlanabilir. AGC sıkıştırma oranını artıran bu yöntem, bu çalışmanın getirdiği yeniliklerden biridir. Tasarlanan TIA, PAM-4 modülasyonu ile çalışacağından doğrusallığın sağlanması önemlidir. Bunun yanında, TIA bant genişliği, serim sonrası 700 MHz olarak elde edilmiştir. Bu değer, 1 Gbps bir PAM-4 sistemi için yeterli olmuştur. Girişe indirgenmiş TIA gürültüsü 127 nA olarak elde edilmiştir. Verilen göz diyagramı (eye diagram) benzetim sonuçları, TIA devresinin gürültü ve doğrusallık performansını güçlü bir şekilde ortaya koymuştur. Tüm alt bloklar, birbirleriyle uyumlu çalışacak şekilde sistematik olarak entegre edilmiştir. Tez çalışması 65 nm CMOS teknolojisi ile tasarlanmış olup, üretime yollanmıştır. Sonuç olarak, serim sonrası benzetimler TIA için 32 dB kazanç aralığı, 31.6 dB sıkıştırma oranı, 700 MHz'ten daha fazla bir bant genişliği, 1 Gbps PAM-4 optik alıcı için yeterince iyi bir doğrusallık ve gürültü performansını PVT varyasyonlarına rağmen başarmıştır. Sistem girişindeki işaret 62.5 katlık bir genlik değişimine sahiptir. Bu oran çıkış gerilim sinyalinde 1.64 kata kadar indirilmiştir. TIA tarafında geliştirme, analog-dijital hibrit bir kazanç ayarlama yöntemi ve PVT varyasyonuna dayanıklı bir veri yolu sağlamak olmuştur. Bu TIA'ya uygun FF-AGC sistemi için, ADC ve analog kontrol üreteci ile FF-AGC yapısına yeni bir yaklaşım getirilmiştir. Ayrıca, yüksek dinamik aralıklı bir genlik sezici tasarlanarak genlik sezicinin FF-AGC için darboğaz oluşturması engellenmiştir. AGC sıkıştırma oranı yaklaşık 30 dB olup, AGC yerleşme süresi 1 mikrosaniye altında elde edilmiştir. Kısacası, bu çalışma yeni nesil optik ön alıcılar için hızlı, kararlı ve yüksek performanslı bir AGC çözümü ortaya koymaktadır. Bu çözüm, gelecekteki yüksek veri hızına sahip iletişim sistemlerinde de temel bir yapı taşı olabilir. Gelecek planlar içerisinde, üretime gönderilen çipin VLSI laboratuvar ortamında prototiplenmesi vardır. Ayrıca tasarlanan AGC yapısına saat-veri geri kazanımı (clock data recovery-CDR) eklenerek hassas genlik ayarlanması ve bu tezde ortaya konan çözümlerin daha yüksek veri hızına sahip optik alıcı sistemlerine uyarlanması planlanmaktadır.

Özet (Çeviri)

This thesis presents the design of a high-compression feedforward Automatic Gain Control (AGC) system generated for optical front-ends operating at 1 Gbps PAM-4 modulation over Plastic Optical Fiber (POF) and Visible Light Communication (VLC). Since the amplitude of the input signal exhibits large variations in these applications, maintaining a stable output signal amplitude is crucial. The AGC system aims to ensure reliable signal processing under dynamic conditions. There are two different methods to apply AGC: feedforward and feedback AGC. This thesis chooses a feedforward methodology for the AGC system due to its fundamental advantages in speed and stability. This choice allows the system to react almost instantly to changes in signal strength. It achieves sub-microsecond attack and release times in post-layout simulations. The primary benefit of the design is achieving a high compression ratio of approximately 30 dB. The AGC system controls the gain of a variable-gain transimpedance amplifier (VG-TIA) by utilizing secondary circuits that sense the signal amplitude and generate the required voltages. In detail, the main building blocks of the AGC include a variable-gain transimpedance amplifier (VG-TIA), a peak detector, a current-mode Flash analog-to-digital converter (ADC), and a control voltage generation (CVG) circuit. A CMOS inverter with resistive feedback topology is employed in the TIA design. The VG-TIA supports both coarse and fine gain control through switched resistors and triode-region transistors, respectively. Since the gain is changing with respect to the amplitude, the signal level should be examined. For this purpose, a high-dynamic-range peak detector has been designed. The peak detector accurately measures the input signal amplitude with minimal ripple, ensuring fast and reliable gain updates. The ADC compares the mirrored input current against reference currents from a bandgap source to produce digital gain control signals. In parallel, the CVG circuit generates analog voltages proportional to the signal amplitude, which finely tune the TIA gain by adjusting the gates of triode-region transistors. The entire system is implemented in a commercial 65 nm CMOS process and operates from a 1.8 V supply. Post-layout simulation results indicate that the proposed AGC achieves a 32 dB gain adjustment while maintaining a bandwidth of over 700 MHz across all gain settings. The compression ratio is approximately 30 dB, and the attack and release times are around 250 ns. The design demonstrates its effectiveness as a fast, stable, and high-performance AGC solution for next-generation optical front-ends.

Benzer Tezler

  1. Tez No

    472822

    Otomatik kazanç kontrol sistemi için kazancı ayarlanabilen kuvvetlendirici tasarımı

    Variable gain amplifier design for automatic gain control systems

    ALİ DOĞUŞ GÜNGÖRDÜ

    Yüksek Lisans

    Türkçe

    Türkçe

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik-Haberleşme Eğitimi Ana Bilim Dalı

    DOÇ. DR. NİL BANU TARIM

  2. Tez No

    886506

    Design of a mixer first receiver front-end

    Önce karıştırıcı türü alıcı ön yüzü tasarımı

    MEHMET ALPEREN BALTACI

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MUSTAFA BERKE YELTEN

  3. Tez No

    46286

    Aktif ota-C filtrelerinde uygun oto problemi

    The Suitable ota problem for second-order ota-c filters

    LEVENT ÖĞDÜM

    Yüksek Lisans

    Türkçe

    Türkçe

    1995

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. HAKAN KUNTMAN

  4. Tez No

    483465

    DC-DC regulators for ultra low power applications

    Ultra düşük güçlü uygulamalar için voltaj regülatorleri

    SHERIF ELHOSAINY

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Şehir Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    Assist. Prof. HAKAN DOĞAN

  5. Tez No

    50491

    Analog cmos double poly implementation of multilayer perceptron with nonlinear synapses

    Doğrusal olmayan sinapslarla çok katmanlı perseptron mimarisinin analog cmost çift polisilikon teknolojisi ile gerçeklenmesi

    KORAY KARAHALİLOĞLU

    Yüksek Lisans

    İngilizce

    İngilizce

    1996

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    PROF.DR. YORGO İSTEFANOPULOS

Geri Dön