Geri Dön

Design and implementation of fault-tolerant superscalar out-of-order RISC-V processor

Hata toleranslı süperölçekli sıradışı yürütme özellikli RISC-V işlemci tasarımı ve gerçeklemesi

PDF İndir

  1. Tez No: 1002455
  2. Yazar: MUSTAFA ENSAR IŞKIN
  3. Danışmanlar: PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Hata toleransı, Süperskaler, Fault tolerance, Superscalar
  7. Yıl: 2026
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

Yarı iletken teknolojisindeki sürekli minyatürleşme, entegre devrelerin çevresel faktörlere karşı duyarlılığını önemli ölçüde artırmıştır. Kozmik ışınlar ve yüksek enerjili parçacıklar yarı iletken malzemelerle etkileşime girerek, bellek hücreleri ve yazmaçlarda bit dönüşlerine neden olan tek olay bozulmalarına yol açabilmektedir. Teknoloji daha küçük düğümlere ölçeklendikçe, tek bir parçacığın bitişik birden fazla hücreyi etkilediği çoklu bit bozulmalarının olasılığı da artmaktadır. Bu olgular, güvenilirliğin büyük önem taşıdığı uzay, havacılık ve otomotiv uygulamalarında konuşlandırılan sistemler için kritik zorluklar oluşturmaktadır. Üçlü modüler yedeklilik ve kilitli adım yürütme gibi geleneksel hata toleransı teknikleri, geçici hatalara karşı sağlam koruma sağlamaktadır. Üçlü modüler yedeklilik, tek bit hatalarını maskelemek için çoğunluk oylama ile üç yedekli donanım kopyası kullanırken, kilitli adım yöntemleri tutarsızlıkları tespit etmek için birden fazla işlemci çekirdeğini senkronize etmektedir. Ancak bu yaklaşımlar önemli alan ve güç ek yükü getirmekte ve daha kritik olarak, hata korumasının gerekmediği durumlarda bile aktif kalmakta, bu da normal çalışma sırasında performans düşüşüne neden olmaktadır. İsteğe bağlı modüler yedeklilik, bu sınırlamaları ele alan esnek bir alternatif olarak ortaya çıkmıştır. İsteğe bağlı modüler yedeklilik sistemlerinde, yedeklilik görev kritikliğine göre dinamik olarak etkinleştirilebilir veya devre dışı bırakılabilmektedir. Kritik işlemler sırasında sistem tam yedeklilik ile korumalı modda çalışırken, normal işlemler sırasında yedekli kaynaklar performansı maksimize etmek için bağımsız olarak çalışabilmektedir. Bu tez, isteğe bağlı modüler yedeklilik kavramını süperölçekli sıra dışı işlemcilere uygulamaktadır; bu minvalde yapılan bir çalışma ile karşılaşılmamış olup bu tez özgün bir fikir sunmaktadır. Bu tezin temel amacı, isteğe bağlı yedekliliği destekleyen hata toleranslı süperölçekli sıra dışı yürütme özellikli bir RISC-V işlemci tasarlamak ve gerçeklemektir. Spesifik hedefler şunlardır: İsteğe bağlı modüler yedeklilik çalışmasına uygun üç yollu süperölçekli mimari tasarlamak; burada üç yürütme kanalı yüksek performans için bağımsız olarak veya hata toleransı için toplu olarak üçlü modüler yedeklilik birimi olarak çalışabilmektedir. Çekirdek seviyesi yerine boruhattı seviyesinde çekirdek içi uzaysal yedeklilik gerçeklemek, geleneksel kilitli adım yöntemlerine kıyasla daha hızlı hata tespiti ve toparlanma sağlamak. Boruhattı boşaltma veya durum senkronizasyonu gerektirmeyen düşük gecikmeli mod geçiş mekanizması geliştirmek. Hem dal yanlış tahmini toparlanması hem de radyasyon kaynaklı hata toparlanması için altyapı olarak hizmet eden çift amaçlı yazmaç takma ad tablosu anlık görüntüsü yapısı oluşturmak. İşlemci RV32I taban tamsayı komut setini desteklemekte ve yalnızca makine modunda çalışmaktadır. Tasarım, gelecek çalışmalar olarak belirlenen çarpma/bölme (M) ve kayan nokta (F) uzantılarını, önbellek hiyerarşisini ve çok çekirdekli yapılandırmaları hariç tutmaktadır. Tasarlanan işlemci altı aşamalı boruhattı mimarisi kullanmaktadır: getirme, kod çözme/yeniden adlandırma, yayın, yürütme, bellek ve geri yazma. Bu yapı, süperölçekli çalışma ve hata toleransı için ek geliştirmeler içeren Tomasulo algoritmasının modern bir gerçeklemesini temsil etmektedir. Getirme aşaması, üç yollu süperölçekli çalışma için yeterli bant genişliği sağlayarak, hizalanmış komut tamponundan çevrim başına beş adede kadar komut almaktadır. İki bitlik doyurucu sayaç tabanlı dal tahmincisi, gerçekçi iş yüklerinde yüzde seksenden fazla tahmin doğruluğu elde etmektedir. Dönüş adresi yığını, fonksiyon dönüşleri için doğru tahminler sağlamaktadır. Kod çözme/yeniden adlandırma aşaması aynı anda üç adede kadar komutu işlemektedir. Her komut, kontrol sinyalleri ve operand bilgilerini çıkarmak için anlık kod çözmeye tabi tutulmaktadır. Yazmaç takma ad tablosu, sahte bağımlılıkları (yazma sonrası yazma ve okuma sonrası yazma tehlikelerini) ortadan kaldırmak için yazmaç yeniden adlandırma gerçekleştirmektedir. Mimari yazmaçlar, 64 giriş içeren daha büyük bir fiziksel yazmaç dosyasına dinamik olarak eşlenmektedir. Yayın aşaması, her kod çözülen komut için kaynak tahsis etmektedir. Üç paralel kanal, komutları rezervasyon istasyonlarına, yeniden sıralama arabelleğine ve yükleme/saklama kuyruğuna dağıtmaktadır. Yeniden sıralama arabelleği, sıralı kesinleştirme ve hassas istisna işleme için program sırasını korumaktadır. Kaynak tahsisi, kilitlenmeleri önlemek için hem yeniden sıralama arabelleği hem de yükleme/saklama kuyruğu kullanılabilirliğini dikkate almaktadır. Yürütme aşaması, her biri tamsayı aritmetik ve mantıksal işlemleri yürütebilen üç aritmetik mantık birimi içermektedir. Komutlar, tüm kaynak operandlar kullanılabilir hale geldiğinde rezervasyon istasyonlarından yayınlanmaktadır. Ortak veri yolu, Tomasulo algoritmasının sonuç iletme mekanizmasını gerçekleyerek sonuçları bekleyen komutlara yayınlamaktadır. Bellek aşaması, yükleme/saklama kuyruğu aracılığıyla yükleme ve saklama işlemlerini yönetmektedir. Bellek erişim gecikmesini azaltmak için saklamadan yüklemeye iletme gerçeklenmiştir. Doğru program yürütmesini sağlamak için bellek sıralama kısıtlamaları korunmaktadır. Geri yazma aşaması, tamamlanan komutları program sırasına göre kesinleştirmektedir. Kesinleştirme üzerine sonuçlar mimari yazmaç dosyasına yazılmakta ve fiziksel yazmaçlar yeniden kullanım için serbest bırakılmaktadır. Yanlış dal tahmini tespiti, yazmaç takma ad tablosu anlık görüntüsü mekanizmasını kullanarak boruhattı toparlanmasını tetiklemektedir. Yazmaç takma ad tablosu anlık görüntüsü mekanizması, tek çevrim gecikme ile erken yanlış tahmin toparlanması sağlamaktadır. Yanlış tahmin edilen dalın yeniden sıralama arabelleği en üst sırasına ulaşmasını bekleyen toparlanma yöntemlerinden farklı olarak, erken toparlanma kaydedilmiş bir kayıt noktasından doğru işlemci durumunu anında geri yüklemektedir. 16 girişlik dairesel tampon, her uçuştaki dal için dönüş adresi yığını tepe işaretçileri ve program sayacı değerleri ile birlikte yazmaç takma ad tablosu anlık görüntülerini saklamaktadır. Bir dal yanlış tahmini tespit edildiğinde, ilgili kayıt noktası alınmakta ve yazmaç takma ad tablosu tek çevrimde geri yüklenmektedir. Bu mekanizma, ardışık durum yeniden yapılandırması gerektiren geleneksel yaklaşımlara kıyasla yanlış tahmin cezasını önemli ölçüde azaltmaktadır. Güvenli modda, üç süperölçekli kanal aynı komut akışını eş zamanlı olarak yürüterek üçlü modüler yedeklilik yapılandırması oluşturmaktadır. Çoğunluk oylayıcıları, her üç kanaldan gelen çıkışları karşılaştırmakta ve bir kanal hata yaşasa bile doğru sonucu üretmektedir. Kritik kontrol sinyalleri ve yazmaç değerleri bu yaklaşım kullanılarak korunmaktadır. Üçlü modüler yedeklilik gerçeklemesi, radyasyon testi çalışmalarında belirlenen en savunmasız yapıları korumaya odaklanmaktadır. Araştırmalar, radyasyon kaynaklı hataların yaklaşık yüzde yetmiş sekizinin belleklerde, yüzde on beşinin ise yazmaç dosyalarında oluştuğunu göstermiştir. Buna göre, kritik boruhattı yazmaçları üçlü modüler yedeklilik oylayıcıları ile korunmaktadır. Yazmaç dosyası ve komut tamponu gibi büyük bellek yapılarının, tek bit hatalarını düzeltebilen ve çift bit hatalarını tespit edebilen hata düzeltme kodları ile korunduğu varsayılmaktadır. Hata düzeltme kodları tasarımı ve entegrasyonu bu çalışmanın kapsamı dışındadır. Yedekliliği çekirdek seviyesi yerine boruhattı seviyesinde gerçeklemenin temel avantajı, basitleştirilmiş mod geçişidir. Geleneksel kilitli adım sistemleri, yedekli moda girmeden önce birden fazla çekirdeği senkronize etmeyi gerektirir; bu durum boruhatlarını boşaltmayı ve yazmaç durumlarını kopyalamayı içerebilmektedir. Buna karşılık, önerilen mimari, yalnızca üçlü modüler yedeklilik oylayıcılarını etkinleştirerek ve komut dağıtım mantığını değiştirerek mod geçişini sağlamaktadır. Boruhattı boşaltma veya durum senkronizasyonu gerekmemektedir. Mod geçişi, özel bir kontrol yazmacı aracılığıyla yazılım tarafından ayarlanabilen güvenli mod etkinleştirme sinyali ile kontrol edilmektedir. Bu, işletim sistemi veya uygulamanın görev aşaması veya çevresel koşullara göre koruma seviyesini dinamik olarak ayarlamasına olanak tanımaktadır. İşlemci, hem kısıtlama tabanlı rastgele hem de deterministik testleri içeren kapsamlı bir test paketi kullanılarak doğrulanmıştır. Google RISC-V DV çerçevesi, çeşitli köşe durumları ve stres koşullarını uygulayan rastgele komut dizileri üretmiştir. Deterministik testler, çeşitli hesaplama desenlerini kapsayan algoritma gerçeklemelerinden oluşmuştur. Tüm test sonuçları, Berkeley Spike referans simülatörü ile çevrim bazında karşılaştırılmıştır. Tüm testlerde tam uyum sağlanmış, RV32I komut setinin ve süperölçekli sıra dışı yürütme mekanizmalarının doğru gerçeklendiği teyit edilmiştir. Performans ölçümleri, süperölçekli mimarinin etkinliğini ortaya koymuştur. Aritmetik yoğun rastgele testlerde, işlemci teorik maksimumun yüzde doksan yedisini temsil eden maksimum çevrim başına 2,90 komut değerine ulaşmıştır. Deterministik algoritma testleri, tek yayınlı skaler işlemciye kıyasla 2,04 kat hızlanmaya karşılık gelen ortalama çevrim başına 1,71 komut değeri vermiştir. Dal tahmincisi, gerçekçi iş yüklerini temsil eden deterministik testlerde yüzde seksenden fazla doğruluk elde etmiştir. Rastgele testler, rastgele üretilen komut dizilerinde istatistiksel desenlerin bulunmaması nedeniyle daha düşük tahmin doğruluğu (yüzde 32-43) sergilemiştir. Hata enjeksiyonu testleri, üçlü modüler yedeklilik korumasının etkinliğini doğrulamıştır. Üçlü modüler yedeklilik korumalı yazmaçlara enjekte edilen tek bit hataları çoğunluk oylayıcıları tarafından başarıyla maskelenmiş, mimari duruma bozulma yayılmamıştır. Çoklu bit hataları, fiziksel tasarım önlemleriyle eşlenik hatalar engellendiğinde yüzde yüz doğrulukla tespit edilmiştir. İşlemci, TSMC 16nm FinFET teknolojisi kullanılarak sentezlenmiş ve yerleştirilmiştir. Lojik sentez yaklaşık 142.000 hücre üretmiş ve 1 GHz çalışmanın ulaşılabilir olduğunu göstermiştir. Yerleştirme sonrası zamanlama analizi, kritik yolda 106 ps'lik zamanlama ihlali ortaya koymuş, ulaşılabilir frekansı yaklaşık 900 MHz'e düşürmüştür. Üçlü modüler yedeklilik yazmaç yerleşim optimizasyonu sonrası, zamanlama ihlali 146 ps'ye çıkmış ve ulaşılabilir frekans yaklaşık 870 MHz'e düşmüştür. Kritik yol, yazmaç takma ad tablosu anlık görüntüsü yapısından, özellikle yanlış tahmin toparlanması sırasında kayıt noktaları arasından seçim yapan çoğullayıcıdan geçmektedir. Gelecek çalışmalar bunu ek boruhattı aşamaları veya daha agresif sentez kısıtlamaları aracılığıyla ele alabilir. Yüzde 20 değiştirme aktivitesi varsayımı altında güç analizi, yerleştirme sonrası aşamada toplam 131,6 mW güç tüketimi vermiştir. Bu, hem dinamik hem de kaçak güç bileşenlerini içermektedir. Bu tez aşağıdaki özgün katkıları sunmaktadır: İsteğe bağlı modüler yedeklilik uyumluluğu için tasarlanmış üç yollu süperölçekli mimari; burada aynı üç kanal, çalışma moduna bağlı olarak ya paralel komut yürütme ya da üçlü modüler yedeklilik koruması sağlamaktadır. Çekirdek seviyesi kilitli adım yöntemlerine kıyasla daha hızlı hata tespiti ve toparlanma sağlayan, oylayıcı devreleriyle sınırlı minimal alan ek yükü ile boruhattı seviyesi uzaysal yedeklilik gerçeklemesi. Boruhattı boşaltma veya durum senkronizasyonu olmadan yalnızca oylayıcıların etkinleştirilmesini ve dağıtım mantığının değiştirilmesini gerektiren düşük gecikmeli mod geçiş mekanizması. Tek çevrimli dal yanlış tahmini toparlanması sağlayan ve radyasyon kaynaklı hata toparlanması için altyapı olarak hizmet eden çift amaçlı yazmaç takma ad tablosu anlık görüntüsü yapısı. Bu tez, isteğe bağlı modüler yedeklilik yaklaşımını kullanarak süperölçekli sıra dışı yürütmenin çekirdek içi hata toleransı ile birleştirilmesinin uygulanabilirliğini göstermiştir. Tasarlanan RISC-V işlemci, normal modda üç yollu süperölçekli yürütme ile yüksek performans elde ederken, güvenli modda üçlü modüler yedeklilik oylama ile tek olay bozulmasına karşı koruma sağlamaktadır. Deneysel sonuçlar, önerilen mimarinin hem fonksiyonel doğruluğunu hem de fiziksel gerçeklenebilirliğini doğrulamaktadır. Performans ölçümleri, komut seviyesi paralelliğinin etkin kullanımını teyit ederken, hata enjeksiyonu testleri üçlü modüler yedeklilik ile korumalı yapılarda tek olay bozulmasının maskelendiğini göstermektedir. Gelecek çalışma yönleri şunları içermektedir: Bellek yapıları için hata düzeltme kodları ile koruma eklenmesi. RV32M ve RV32F komut seti uzantılarına desteğin genişletilmesi. Gerçekçi bellek modelleri ile önbellek hiyerarşisinin entegrasyonu. Kritik yol optimizasyonu yoluyla zamanlama ihlalinin çözülmesi. Çekirdekler arası isteğe bağlı modüler yedeklilik gruplandırması ile çok çekirdekli yapılandırmaların araştırılması.

Özet (Çeviri)

Miniaturization in semiconductor technology has significantly increased the susceptibility of processors to environmental factors. Protection of systems used especially in space, aviation, and automotive applications against radiation-induced transient faults is critically important. Traditional fault tolerance methods, triple modular redundancy (TMR) and lockstep approaches, provide high reliability but cause significant performance and area costs due to their continuously active state. In this thesis, a fault-tolerant superscalar out-of-order execution RISC-V processor was designed and implemented. The designed processor supports the RV32I base instruction set and offers high performance through its three-way superscalar structure. Using the on-demand modular redundancy (ODMR) approach, the system can switch between high-performance mode and secure mode through external control signals based on mission criticality. The processor architecture has a six-stage pipeline structure: instruction fetch, decode and rename, issue, execute, memory access, and writeback. Out-of-order execution is implemented as a modern adaptation of the Tomasulo algorithm. The register alias table (RAT) is used for register renaming, and the reorder buffer (ROB) is used for speculative and out-of-order execution management. The RAT checkpoint mechanism provides single-cycle state restoration in case of branch misprediction. In secure mode, the three parallel execution channels form the TMR structure, masking single-bit faults. Redundancy applied at the pipeline level offers faster fault detection and recovery compared to core-level lockstep methods. Pipeline flushing or state synchronization is not required for mode transition. Verification work was performed using the Google RISC-V DV framework and Berkeley Spike reference model. All test results showed full compliance with the reference model. In performance analysis, an average instruction per cycle (IPC) value of 1.71 (on deterministic algorithm tests) and a maximum IPC value of 2.90 (on arithmetic-intensive workloads) were obtained. The three-way structure provided a 2.04x average speedup compared to the single-way structure. In fault injection tests, all single-bit faults injected into TMR-protected registers were successfully masked, and a 100% detection rate was achieved for multi-bit faults when correlated faults were prevented through physical design measures. Physical design was performed in TSMC 16nm FinFET technology. Logic synthesis results show that approximately 142,000 cells are used and 1 GHz frequency is achievable. After TMR register placement optimization for improved fault tolerance, the achievable frequency is approximately 870 MHz with 140 mW power consumption. This work presents a novel RISC-V processor architecture that combines superscalar out-of-order execution capacity with intra-core fault tolerance using the ODMR method. The obtained results demonstrate that a flexible and efficient solution is provided for applications requiring high reliability.

Benzer Tezler

  1. Tez No

    376261

    Üç fazlı asenkron makine sürücü devreleri için hata tolerans tabanlı denetleyici tasarımı ve uygulaması

    Design and implementation of fault-tolerant controller for three phase induction machine drives

    HOSSEİN TOHİDİ

    Doktora

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik MühendisliğiAtatürk Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. KÖKSAL ERENTÜRK

  2. Tez No

    136672

    İki bilgisayarlı arıza-kaldırılabilir kontrol sisteminin araştırılması ve uygulaması

    Investigation and implementation of a double redundant fault-tolerant computer control system

    AHMET ÇİFTÇİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2003

    Elektrik ve Elektronik MühendisliğiPamukkale Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. RAFİG SAMEDOV

  3. Tez No

    521525

    Design and implementation of a multilevel cascaded h-bridge inverter

    Çok seviyeli kaskad h-köprü çevirici tasarımı ve gerçeklenmesi

    FATİH EROĞLU

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    Elektrik ve Elektronik MühendisliğiGaziantep Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. AHMET METE VURAL

  4. Tez No

    521976

    Design and implementation of an Iot-based home automation system utilizing fog and cloud computing paradigms

    Sis ve bulut hesaplama yaklaşımlarını kullanan nesnelerin interneti tabanlı ev otomasyon sistem tasarımı ve uygulaması

    HÜSEYİN ANIL ÖZMEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolBoğaziçi Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. CEM ERSOY

    DR. SİNAN IŞIK

  5. Tez No

    662784

    A new fault-tolerant real-time ethernet protocol: Design and evaluation

    Yeni bir hataya dayanıklı gerçek zamanlı ethernet protokolü: Tasarım ve değerlendirme

    EMRE ATİK

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ŞENAN ECE SCHMİDT

    PROF. DR. KLAUS WERNER SCHMIDT

Geri Dön