Geri Dön

A novel current reuse low noise amplifier design operating in 10-18 ghz

10-18 ghz frekans aralığında özgün bir akım yeniden kullanımlı düşük gürültülü yükselteç tasarımı

PDF İndir

  1. Tez No: 1020173
  2. Yazar: YAVUZHAN YAVUZ
  3. Danışmanlar: PROF. DR. MUSTAFA BERKE YELTEN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2026
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

Düşük gürültülü kuvvetlendiriciler (LNA'lar); haberleşme, radar ve uzaktan algılama sistemlerini içeren ticari ve askeri uygulamalarda yaygın olarak kullanılan temel bileşenlerdir. Temel amaçları sinyal güçlendirme olsa da, bu yapıların tanımlayıcı özelliği; maksimum güç aktarımı veya minimum giriş yansıması yerine, minimum gürültü figürünü (NF) elde etmeyi önceleyen giriş empedans uyumlaştırmasının özel tasarımıdır. NF, LNA tasarımında birincil kritik faktör olmaya devam ederken; haberleşme sistemlerinin artan karmaşıklığı, modülasyonlu sinyallerin yaygın kullanımı ve radar teknolojisindeki ilerlemeler, yüksek dinamik aralıklı ön uç (front-end) tasarımlarına olan talebi artırmış ve lineerlik parametresini de aynı derecede önemli hale getirmiştir. Ayrıca, uydu teknolojileri ilerledikçe, batarya ömrü ve uzay tabanlı enerji üretimindeki kısıtlamalar; geniş bantlı ve düşük güç tüketimli alıcı mimarilerini zorunlu kılmakta, bu da LNA'ların güç tüketimi üzerinde önemli bir baskı oluşturmaktadır. Artan beklentiler, düşük gürültü figürüyle birlikte karşılamak için, akım yeniden kullanımlı (current-reuse) LNA topolojisi; GaAs, CMOS ve GaN proseslerinde devam eden çalışmalarla birlikte nispeten yeni bir yöntem olarak ortaya çıkmıştır. Akım yeniden kullanımlı topoloji, çıkış katında kullanılan DC akımın giriş katını beslemek üzere yeniden yönlendirilmesine dayanır. Bu yapılandırmada, çıkış katı cihazlarının kaynakları (source) DC bloklama kapasitörleri aracılığıyla toprağa bağlanırken, giriş katı transistörlerinin savakları (drain) RF-boğucu (RF-choke) indüktörleri üzerinden çıkış katı transistörlerinin kaynaklarına bağlanır. Bu durum; küçük sinyal kazancı ve NF'nin kritik olduğu ancak yüksek lineerliğin kritik olmadığı bloklar tarafından tüketilen harici DC akım tüketiminden, gürültü figürünü kötüleştirmeden önemli tasarruf sağlar. Ancak akımın yeniden kullanılması beseleme gerilimin farklı katlardaki transistörlerin savakları arasında paylaşılmasına sebep olur. Düşük güç tüketimi ve optimize edilmiş NF'sine rağmen, akım yeniden kullanımlı topoloji, çıkış katındaki gerilim marjı (voltage headroom) kaybı nedeniyle sıklıkla lineerlik sorunları yaşar. Doğrusallığı iyileştirmek ancak giriş katına harici DC besleme ve güç tüketimine sebep olmamak için akım yeniden kullanımlı devrenin akımını artırmak ise genellikle NFmin için gereken optimum VGS'den sapmaya neden olur; bu nedenle yapının lineerliği, minimum gürültü figürüne izin veren boyutlar ve akım seviyeleri ile sınırlı kalır. Bu tez kapsamında geliştirilen tasarım metodolojisinde bu sorun, giriş katı için bir dağıtılmış kuvvetlendirici (DA) yapısı uygulanarak çözülmeye odaklanılmıştır. Dağıtılmış kuvvetlendiricideki bölme (branch) sayısı ayarlanarak, her bir transistör, çıkış katının lineerlik için çektiği akımdan bağımsız olarak, NFmin değerini veren spesifik VGS geriliminde kutuplanabilir. Sonuç olarak, lineerlik ve gürültü figürü arasındaki zorunlu ödünleşim (trade-off), tasarımcının gereksinimlerine göre esnek bir şekilde ayarlanabilir. Bu geliştirilen topolojinin uygulanması için metodik bir yaklaşım da önerilmiştir. Bu bağlamda tasarım ve serim (layout), GaAs 150 nm üretim teknolojisi kullanılarak gerçekleştirilmiştir. Geliştirilen topolojinin yarıiletken seçimi ve isterlerden bağımsız şekilde uygulanabilir olması için önerilen tasarım metodu tek bir transistörün stabil durumdaki kazanç ve gürültü figürü analizi ile başlar. Bu analizde ortak kaynaklı topolojisindeki transistörün boyutsal özelliklerinden kanal genişliği ve geçit parmak sayısının yanında geçit gerilimi ve besleme gerilimi değerleri taranarak kazanç eğrisinin oturduğu, stabil ve minimun gürültü figüründeki değerler elde edilr. Bu değerlerin ortak kaynaklı transistör için zorunlu kıldığı akım değeri not edilir. Tasarımın ikinci kolunda yarıiletkenin verdiği en iyi değeri bulmanın yerine istenilen çıkış gücü için gerekli olan akım değerinin hesaplanılması hedeflenir. Bu aşamada tekrardan ortak kaynaklı transistör yapısının boyut ve gerilimi için lineerlik taraması yaptırılır. Dikkat edilmesi gereken ana unsur akım yeniden kullanımlı topolojinin besleme gerilimini katmanlar arasında paylaştırmasıdır. Giriş katı için transistör başına ne kadar besleme gerilimi kullanılcağı ilk analizde görülmüştür kaskat yapılar için ilave her transistör için bu değer artmaktadır. Giriş katı yüksek lineerlik gerektirmediğinden besleme gerilimi düşük olabilse de kazanç eğrileri düşük besleme geriliminin giriş işaretinin yükseldiği ve geçit üzerinde ilave gerilim düşümü yaptığı senaryolarda düştüğünü göstermektedir. Bu bağlamda kalan besleme gerilimi çıkış katının lineerlik için gerekli olan akım değerinin ana belirleyicilerindendir. Gerekli olan akım değeri hesaplanıp empedans uyumlaştırma sebepli kayıplar dahil edilerek sağlaması yapıldıktan sonra giriş katı için kaskat yapı yeniden boyutsal ve elektriksel değerlerin taranması ile belirlenir. İlk analizde elde edilen gerilim ve boyut değerleri kaskat yapının oluşturulmasında temel referans olarak alınır. Bu aşamada bir çelişki ortaya çıkmaktadır. Çıkış katının ihtiyaç duyduğu akım ile giriş katındaki kaskat yapının minimum gürültü figürünü garanti ettiği akım birbirinden farklıdır. Bu fark yarıiletken teknolojisine göre değiştiği gibi istenilen lineerlik özelliklerne göre de değişmektedir. Bu farkın devrenin gürültü ve lineerlik performansını etkilememesi için giriş katı paralel kaskot dallara bölünür. Böylece herbir dal minimum gürültü figürünü garanti ederken çıkış katının ihtiyaç duyduğu akımın tahliyesini gerçekleştirir. İhtiyaç duyulan paralel kaskot dal sayısı lineerlik için gerekli olan toplam akımın minimum gürültü figürünü garanti eden akıma bölünmesi ile bulunur. Giriş katındaki paralel kaskode yapısı dağıtılmış yükselteç topolojisine göre empedans uyumlaştırmaları yapılarak birleştirilir. Dağıtılmış yükselteç yapısı geniş band genişliği ve cascode yapıdan gelen yüksek kazanç avantajı ile gürültü figürünün band boyunca düşük tutulmasında önemli bir rol oynamaktadır. Bununla birlikte girişte kullanılan empedans uyumlaştırma hatları ve indüktanslarının ilave kayıpları gürültü figürü üzerinde en yüksek baskıyı oluşturmaktadır. Giriş katının dağılmış yükselteç yapısı ile çıkış katı kuvvetlendiricisi katlar arası uyumlaştırma devresi ile birleşitirilir. Uyumlaştırma devresinin seri indüktans ve paralel kapasitelerden oluşmak zorunda olması akım yeniden kullanımlı topolojinin bir gereğidir. Katlar arası empedans uyumlaştırma devresindeki sınırlandırmalar kazanç eğrisinde istenmeyen salınımlara ve kazanç eğrisinin EM simülasyonları aracılığıyla dahil edilen parazitik etkileri de içeren nihai devre, Advanced Design System (ADS) programında Küçük Sinyal ve Büyük Sinyal (Harmonic Balance) yöntemleri kullanılarak analiz edilmiştir. Tasarım sonrası sonuçlar, 10-18 GHz bandında 25 dB kazanç sergilemiş; 17 dBm P1dB ve 29 dBm OIP3 değerlerine ulaşılmıştır. Yaklaşık 250 mW (5 V beslemede 51,8 mA) tüketilirken, gürültü figürü en kötü noktada 2 dB'nin altında kalmıştır. Gelecekteki üretim ve test aşamaları göz önüne alınarak tasarım, üretim ve paketlemeye uygun olan 1500 μm × 2300 μm boyutlarında tamamlanmıştır

Özet (Çeviri)

Low-noise amplifiers (LNAs) are essential components extensively utilized in commercial and military applications, including communication, radar, and remote sensing systems. Although their fundamental purpose is signal amplification, the defining characteristic of these structures is the specialized design of the input impedance matching, which prioritizes achieving the minimum noise figure (NF) over maximizing power transfer or minimizing input reflection. While NF remains the primary critical factor in LNA design, the increasing complexity of communication systems, the widespread use of modulated signals, and advancements in radar technology have heightened the demand for front-end designs with high dynamic range, making the linearity parameter equally significant. Furthermore, as satellite technologies advance, constraints on battery life and space-based energy generation necessitate wideband, low-power receiver architectures, thereby imposing significant pressure on the power consumption of LNAs. To meet these evolving demands while maintaining a low noise figure, the current-reuse LNA topology has emerged as a relatively new approach, with ongoing research across GaAs, CMOS, and GaN processes. The current-reuse topology is based on redirecting the DC current used in the output stage to supply the input stage. In this configuration, the sources of the output-stage devices are connected to the ground via DC-blocking capacitors, while the drains of the input-stage transistors are connected to the sources of the output-stage transistors through RF-choke inductors. This situation allows for significant savings in external DC power consumption—typically consumed by blocks where small-signal gain and NF are critical but high linearity is not—without degrading the noise figure. Despite its low power consumption and optimized NF, the current-reuse topology often suffers from linearity issues due to the loss of output-stage voltage headroom. Increasing the current to improve linearity typically causes a deviation from the optimal VGS required for NFmin; thus, the linearity of the structure remains limited by the dimensions and current levels that allow for the minimum noise figure. In the design methodology developed in this thesis, this problem is addressed by implementing a distributed amplifier (DA) structure in the input stage. By adjusting the number of sections in the distributed amplifier, each transistor can be biased at the specific VGS that yields the NFmin value, regardless of the output-stage current for linearity. Consequently, the mandatory trade-off between linearity and noise figure can be adjusted flexibly to meet the design requirements. A methodical approach is also proposed for implementing the developed topology. In this context, the design and layout were performed using a commercial GaAs 150 nm process. The final circuit, including parasitic effects obtained from EM simulations, was analyzed using the Small-Signal and Large-Signal (Harmonic Balance) methods in Advanced Design System (ADS). Post-design results demonstrate a 25 dB gain across the 10-18 GHz band, with a P1dB of 17 dBm and an OIP3 of 29 dBm. While consuming approximately 250 mW (51.8 mA at a 5 V supply), the noise figure remained below 2 dB at the worst-case point. Considering future fabrication and testing phases, the design was finalized with dimensions of 1500 μm × 2300 μm, suitable for production and packaging.

Benzer Tezler

  1. Tez No

    703396

    A bias configurable, switchable novel LNA design in 0.15um GaAs pHEMT technology especially for Wi-Fi 6 applications

    Wi-Fi 6 uygulamaları için, 0.15um GaAs pHEMT teknolojisi kullanılarak ön gerilim ile ayarlanabilen, anahtarlamalı, özgün düşük gürültülü yükseltici tasarımı

    ÖZGE GÜLÜM

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiYeditepe Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. SERKAN TOPALOĞLU

  2. Tez No

    458880

    Predictive and adaptive channel estimation models for cooperative wireless communications

    İşbirlikli kablosuz haberleşme için öngörüsel ve adaptif kanal kestirim modelleri

    OMAR GATERA

    Doktora

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. AHMET HAMDI KAYRAN

  3. Tez No

    1000539

    Yüksek yapılar için tasarlanan yeni tip bir yarı-aktif kontrollü sismik titreşim sönümleyicinin deneysel incelemesi ve sistem modeli

    Experimental investigation and system modeling of a novel semi-active controlled seismic vibration damper designed for high-rise structures

    SEFER ARDA SERBES

    Doktora

    Türkçe

    Türkçe

    2026

    Makine Mühendisliğiİstanbul Teknik Üniversitesi

    Makine Mühendisliği Ana Bilim Dalı

    PROF. DR. TAHSİN ENGİN

  4. Tez No

    965630

    Applications of artificial intelligence for the security of networks

    Ağ güvenliği için yapay zeka uygulamalari

    SELEN GEÇGEL ÇETİN

    Doktora

    İngilizce

    İngilizce

    2025

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNEŞ ZEYNEP KARABULUT KURT

  5. Tez No

    976548

    Recycling and reuse of metals with deep eutectic solvents: A green and circular approach for the resynthesis of NMC cathodes from li-ion battery nmc cathode materials

    Derin ötektik çözücüler ile metallerin geri dönüşümü ve yeniden kullanımı: li-iyon pil NMC katotlarından yeşil ve döngüsel bir yaklaşımla yeniden NMC katot sentezi

    GİZEM BURCU BİLGİN

    Yüksek Lisans

    İngilizce

    İngilizce

    2025

    Metalurji Mühendisliğiİstanbul Teknik Üniversitesi

    Metalurji ve Malzeme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. BİLLUR DENİZ KARAHAN

Geri Dön