Geri Dön

Aging in CMOS circuits and circuit design robust to aging phenomena

CMOS devrelerde yaşlanma ve yaşlanmaya dayanıklı devre tasarımı

  1. Tez No: 297842
  2. Yazar: ENGİN AFACAN
  3. Danışmanlar: YRD. DOÇ. DR. İSMAİL FAİK BAŞKAYA
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2011
  8. Dil: İngilizce
  9. Üniversite: Boğaziçi Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 103

Özet

Bu çalışmada, CMOS devrelerde yaşlanma sorunu araştırılmış ve bu sorunun CMOS devrelerindayanıklılığına olan etkisi bir analog devre üzerinde güvenilirlik testleri gerçekleştirerek incelenmiştir.Doğada bulunan herşey gibi elektronik devrelerin de bir ömrü vardır. Bu süreyi, devrenin fonksiyonunuhatasız bir biçimde gerçekleştirebildiği zaman aralığı olarak tanımlayabiliriz. Yarı iletken teknolojisindekihızlı ilerlemeler yanında bir çok yarar getirdiği gibi aynı zamanda bazı sorunlarda oluşturmaktadır.Bu olumsuz sonuçlardan birisi de devrelerin dayanıklılığının azalmasıdır. Yaşlanma olayı CMOS devreleriçin yeni bir kavram olmadığı halde, özellikle transistor kanal boyunun 180nm 'nin altına indirilmesiile yaşlanma sadece bir araştırma konusu olmaktan çıkmış, aynı zamanda üretici firmaların da yakındanilgilendiği önemli bir sorun haline gelmiştir. Bu yüzden bu çalışmada, CMOS devrelerde yaşlanmayasebep olan 4 farklı fiziksel olay (Sıcak taşıyıcı enjeksiyonu, Negatif tabanlı sıcaklık kararsızlığı, Zamanabağlı yalıtkan bozulması ve Elektron göçü) araştırılmış ve bu araştırmaya ek olarak üç farklı yapıda çaprazbağlı farksal CMOS osilatör devresi tasarlanarak yaşlanma olayının her bir osilatörün faz gürültüsüneetkisi incelenmiş, güvenilirlik benzetimleri yapılmış ve çalışma tüm bu sonuçların yorumlanmasıyla tamamlanmıştır.

Özet (Çeviri)

The subject of aging in CMOS circuits has been examined and some reliabilitysimulations have been run for analog CMOS circuits in order to observe the eects ofthis phenomenon on the reliability of CMOS circuits in this work. Electronic circuitsalso have a useful lifetime as everything in the nature. This time can be dened asa regular period where the circuit is able to work properly and do its function accurately.In spite of the fact that rapid advances in semiconductor technology bringsmany advantages, there are also some drawbacks. One of these negative consequencesis reduction of reliability of circuits. Aging isn't a new trend for the CMOS circuitsbut, after the iteration of Moore's law which pushed the transistor channel length tounder 180 nm, the subject of aging have been elevated from an academic exercise to agrowing, and perhaps a detrimental concern which the foundries have focused on. In orderto understand the physical mechanisms and create solutions to this phenomenon,reasons should be manifested clearly by both researchers and foundries. There area number of physical failure mechanisms aecting the reliability of a CMOS ASIC.Hot Carrier injection (HCI), Negative Bias Temperature Instability (NBTI), Time DependentDielectric Breakdown (TDDB) and Electromigration are the common failuremechanisms. The physical causes were investigated and a number of aging models ofthese mechanisms were discussed at the initial chapters. In addition to this theoreticalstudy, three diverse CMOS Cross-Coupled Dierential LC Oscillators (NMOS, PMOS,and CMOS) were designed to observe the aging eects on phase noise of each structure,reliability simulations were run for each structure, and the study was completedby evaluating all of these results.

Benzer Tezler

  1. Analog circuit design automation against process variations and aging phenomena

    Parametre saçılımı ve yaşlanmaya karşı analog devre tasarım otomasyonu

    ENGİN AFACAN

    Doktora

    İngilizce

    İngilizce

    2016

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. İSMAİL FAİK BAŞKAYA

  2. Investigation of mosfet aging modeling on an analog circuit design

    Analog devre tasarımında mosfet yaşlanma modelinin araştırılması

    HAYDER KHALEEL IBRAHIM AL QAYSI

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. REVNA ACAR VURAL

  3. 3um N-kuyu CMOS teknolojisi ile test kırmığı tasarımı ve tranzistor eşik gerilimi ayarı

    Test chip design for 3 um N-well CMOS fabrication technology and threshold voltage adjustment

    ZEYNEP D. TOROS

    Yüksek Lisans

    Türkçe

    Türkçe

    1991

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. DURAN LEBLEBİCİ

  4. Power-delay optimized VLSI threshold detection circuits and their use in parallel integer multiplication

    Güç-gecikme optimizasyonu yapılmış VLSI eşik tespiti devreleri ve paralel tamsayı çarpımlarında kullanımı

    FURKAN ERCAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Sürdürülebilir Çevre ve Enerji Sistemleri Ana Bilim Dalı

    DOÇ. DR. ALİ MUHTAROĞLU

  5. Kısa kanallı CMOS devrelerin yapay sinir ağları ile üretim teknoloji parametrelerinden bağımsız tasarımı

    Technology independent short channel CMOS circuit design using artificial neural networks

    NİHAN KAHRAMAN

    Doktora

    Türkçe

    Türkçe

    2008

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. TÜLAY YILDIRIM