Geri Dön

VLSI implementation of a digital PN matched filter

Bir sayısal SG uyumlu süzgecin ÇBÇT gerçelenmesi

  1. Tez No: 56857
  2. Yazar: MUSTAFA ALTINTAŞ
  3. Danışmanlar: PROF. DR. MURAT AŞKAR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Çok Büyük Çapta Tümleştirme, Telekomünikasyon Devreleri, Doğrudan Kodlamalı Yayılı Görünge, Sayısal Uyumlu Süzgeçler iv, Very Large Scale Integration, Telecommunications Circuits, Direct Sequence Spread Spectrum, Digital Matched Filters m
  7. Yıl: 1996
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 107

Özet

Doğrudan Kodlamalı Yayılı Görünge (DKYG) iletişimine dayalı alıcılarda kod edinimi işlevi gören ve eşevreli olmayan bir sayısal uyumlu süzgeç yongası tasarlanmış ve Çok Büyük Çapta Tümleştirme (ÇBÇT) teknolojisiyle gerçeklenmiştir. Temelde bir evrişim işlemi gerçekleştiren süzgeç, hızlı yayılı görünge iletişimi için uygundur. Tasarlanan yonga, birbirine koşut iki ilintileyicinin yanısıra, zarf sezici, mikroişlemci arayüzü ve test işlevlerini içeren bir altbirimi kapsamaktadır. Çeşitli ilintileyici mimarileri ÇBÇT gerçeklemesinde silikon alanı, karmaşıklık ve tasarım süresi açısından incelenmiş ve dallı gecikme hattı mimarisi seçilmiştir. Zarf sezicinin sayısal gerçeklenmesinde kullanılan yaklaşım, Robertson'ın Dördünsel Çiftler için Hızlı Genlik Yaklaştırmasıdır. Süzgeç, ilintili işleme kazancı 21 dB olan 128 kırmıklık bir SG (Sözde Gürültü) kodunu barındırabilmekte ve kırmıklama hızının iki katı bir örnekleme hızında 4 bit dördünsel girdiler kabul etmektedir. Tasarım, ES2 0.7 [im Standard Hücre Kütüphanesini kullanarak, 43 ram2'lik bir yonga alam ile sonuçlandırılmıştır. Karar değişkeni, 22 MHz'lik bir çalışma frekansına erişmek için dört boruhattı çevriminde hesaplanmaktadır.

Özet (Çeviri)

A noncoherent digital matched filter (DMF) chip for use as an acquisition device in a Direct Sequence Spread Spectrum (DSSS) receiver is designed and implemented. Essen tially performing a convolution operation, the DMF can be used in a spread spectrum receiver for burst mode communication. The chip consists of two parallel correlators processing quadrature-sampled inputs and a module incorporating envelope detector, processor interface and test functions. Several correlator architectures are assessed for VLSI implementation in terms of silicon area, complexity and design time. The archi tecture adopted is the well-known tapped delay line structure. The approach exploited in the digital implementation of the envelope detector is the Robertson's Fast Ampli tude Approximation for Quadrature Pairs. The DMF is designed to accommodate a 128-chip ternary PN (Pseudo-noise) code with an implied processing gain of 21 dB and accepts 4-bit quadrature inputs with a sampling rate twice the chip rate. The design is carried out using the ES2 0.7 [im Standard Cell Library, with a resultant chip area of 43 mm?. The decision variable is calculated in expense of 4 pipeline cycles to achieve an operating frequency of 22 Mhz.

Benzer Tezler

  1. Tez No

    39618

    İki boyutlu kafes parametrelerinin sınırlı veri alanlarından hesaplanması

    The Calculation of the 2-D lattice parameters from short data records

    NURŞEN YILDIZ

    Yüksek Lisans

    Türkçe

    Türkçe

    1994

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. AHMET HAMDİ KAYRAN

  2. Tez No

    47289

    Semi-Custom VLSI implementation of a direct digital frequency synthesizer using 1.0 UM cmos technology

    1.0 UM yarı özel VLSI tekniği kullanılarak doğrudan sayısal frekans sentezleyicisi tasarımı

    CENGİZ TUĞSAV KÜPÇÜ

    Yüksek Lisans

    İngilizce

    İngilizce

    1995

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    PROF.DR. HASAN GÜRAN

    PROF.DR. MURAT AŞKER

  3. Tez No

    76457

    VLSI implementation of a new standard for lossess compression of continious-tone still images

    Devamlı tondaki durağan görüntülerin kayıpsız sıkıştırılmasıyla ilgili yeni standardın çok büyük ölçekli tümleşik devre uygulaması

    A. SUAT AKTÜRK

    Yüksek Lisans

    İngilizce

    İngilizce

    1998

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Savunma Teknolojileri Ana Bilim Dalı

    DOÇ. DR. SİNA BALKIR

  4. Tez No

    6345

    VLSI implementation of a microprocessor compatible 128-bit programmable correlator

    Başlık çevirisi yok

    İSMAİL ENİS UNGAN

    Yüksek Lisans

    İngilizce

    İngilizce

    1989

    Elektrik ve Elektronik Mühendisliğiİhsan Doğramacı Bilkent Üniversitesi

    PROF. DR. ABDULLAH ATALAR

  5. Tez No

    76499

    VLSI implementation of a neural-network-based fuzzy logic controller

    Sinir ağları tabanlı bulanık mantık denetleyicisinin tümleşik devre tasarımı

    MUSTAFA SÖZER

    Yüksek Lisans

    İngilizce

    İngilizce

    1998

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Savunma Teknolojileri Ana Bilim Dalı

    DOÇ. DR. GÜNHAN DÜNDAR

Geri Dön