Geri Dön

The behoavioral modeling and an application of SAR ADC

SAR ADC'nin davranışsal modeli ve uygulaması

PDF İndir

  1. Tez No: 512340
  2. Yazar: MERİÇ ECE ZEDELİ
  3. Danışmanlar: PROF. DR. ALİ TOKER
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2018
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 115

Özet

Analog/sayısal çeviriciler, analog dünya ve sayısal sistemler asarında köprü görevi görürler. İnsan duyu organları için anlamlı olan ses, ışık ve sıcaklık gibi büyüklükler, doğrudan sayısal sistemler tarafından anlamlandırılıp işlenmeye uygun değildir. Dolayısıyla bu tarz analog işaretler öncelikle sayısal sistemler için anlamlı olan büyüklüklüklere yani sayısal bitlere çevrilmelidir. Bir başka deyişle, analog büyüklüklerin genlik, frekans ya da faz bilgisi, lojik1 ve lojik0'lar cinsinden ifade edilmelidir. Benzer şekilde, sayısal sistemlerin işlem sonuçları da insan duyuları için anlamlı büyüklükler değildir ve bit dizileri sayısal/analog çeviriciler vasıtasıyla analog işaretlere çevrilmelidir. Dolayısıyla hiç bir zaman veri dönüştücülere olan ihtiyaç bitmeyecektir. Entegre devre teknolojinsdeki iyileşme ve gelişmeler, daha küçük boyutda çip üretmeye dolayısıyla daha düşük besleme gerilimleri ile çalışmaya olanak sağlamaktadır. Küçülen alan kullanımı ve besleme gerilimi, güç tüketimini de azaltmaktadır. Ayrıca üretimden gelen parazitik kapasiteler de küçüleceği için daha ızlı devre tasarımının önü açılmaktadır. Özellikle son yıllarda CMOS teknolojisinin gelişmesi için atılan adımlar, sayısal sinyal işleme alanının hızla gelişmesini sağlamıştır. Sinyal işleme devrelerini sadece analog olarak tasarlamak mümkün olsa da, bu durum alan kullanımını ve maaliyeti çok arttırmakta, gerçeklenebilirliği düşürmektedir. Öte yandan sayısal sinyal işleme yüksek depolama kaabiliyeti, düşük maaliyet, gürültüye karşı dayanıklılık ve tasarım esnekliği sağlamaktadır. Sayısal blokların getirdiği avantajlardan daha fazla yararlanabilmek için, analog/sayısal dönüştürüler, tasarlanacak sistemin olabildiğince ön aşamalarına konumlandırılmaktadır. Yani analog/sayısal dönüştürücüler, sistem hızını ve performansını etkileyen en önemli bloklardan biri olmaktadır. Farklı kullanım alanı ve sistem gereksinimlerine göre pek çok ADC topolojisi geliştirilmiştir. Güç harcaması, alan kullanımı, çözünürlük, giriş bant genişiliği ve çalışma hızı bir ADC'nin temel karakteristik özellikleridir. Yüksek kaliteli ses ekipmanları için yüksek çözünürlük ve geniş dinamik aralık gerekmektedir. Ancak ADC'nin, insan kulağının algılayacağı frekans aralığının dışındaki daha yüksek bir hızda çalışmasına gerek yoktur. Bu amaçlar için Delta Sigma ADC'ler en bilinen ve sıklıkla ercih edilen bir alternatiftir. Farklı bir örnek verilecek olursa, yüksek hızlı ve düşük çözünürlüklü Flash ADC'ler radar sistemleri, optik habaerleşme ve radyo alıcıları için biçilmiş kaftandır. SAR ADC'ler düşük güç tüketimi, orta-yüksek dereceli çözünürlük ve ortalama çalışma hızı gibi özellikleri ile son yıllarda oldukça rağbet görmektedir. SAR ADC topolojisi ilk olarak 1947'de Bell Labaratuvar'larında bululunmasına rağmen CMOS teknolojinin gelişmesi ve kapasitif eşleşmenin getirdiği sınırlamanın iyileşmesiyle ancak son bir kaç on yıldır popülerlik kazanabilmiştir. Düşük güç tüketimine ihtiyaç duyan cep telefonu, vücuda entegre edilen medikal aletler, yani taşınabilir ve pilli elektronik cihazlar en önemli kullanım alanları arasındadır. Ayrıca sensörler ve endüstriyel kontrol sistemleri de kullanım alanlarına örnek olarak verilebilir. Herhangi bir analog devre tasarımına başlamadan önce, sistem gereksinimlerine göre literatür araştırması yapılır ve benzer çalışmalar incelenir. Sonucunda uygun bir tasarım teknolojisi ve devre topolojisi seçilir. Adım adım alt bloklar tasarlanır ve benzetimlerle doğrulanır. Alt blokların birleştirilmesi ile tüm sistem performansı incelenir ve alt bloklardan başlayarak devrenin serimi çizilir. Serim sonrası benzetimlerlerin ardından tasarım tamamlanır. Eğer doğrumalarda bir problem tespit edilirse transistör seviyesinde değişikliğe gidilebilir. Serim çizimine genellikle transistör seviyesi tasarım tamamlandıktan sonra geçilir. Parasitiklerden gelecek etkiye göre sistemi değiştirmek vakit kaybına ve projenin maaliyetinin artmasına sebep olabilir. Dolayısıyla tasarıma başlamadan önce sistemin modelini kurmak kritik bir öneme sahiptir. Ayrıca sistem kompleksliği arttıkça analizler günler ya da haftalar mertebesine uzayabilmektedir. Gürültü analizi yüksek frekanslı bileşenler içerir ve tüm sisteme gürültü analizi yapmak çok fazla işlemci ve zaman gerektirmektedir.“Monte Carlo”analizinden anlamlı bir sonuç görmek için ise pek çok kez tekrarlanması gerekmektedir. Ancak bu tarz benzetimler alt bloklar için gerçekleştirilebilirken, tüm sisteme uygulanmaları pek mümkün olmamaktadır. Yani bir araya gelen blokların birbiri ile etkileşimi ve tüm sistem performansına etkisi hesaplanamamaktadır. Dolayısıyla sistem modelini oluşturmak, tasarımcının daha bilinçli ilerlemesini, projenin daha efektif bir şekilde tamamlanmasını sağlamaktadır. SAR ADC'lerin performansını belirleyen en önemli blok DAC'tır. DAC'ı oluşturan kapasiteler arasındaki eşleşmeme problemi ve serimden gelecek parazitikler çözünürlüğü azaltan temel unsurlardır. DAC aynı zamanda örnekleme kapasitesi olarak kullanıldığı için sistem hızını ve kT/C gürültüsünü de belirlemektedir. Bu sebeple DAC bloğunun özenli bir şekilde tasarlanması ve seriminin çizilmesi, devre performansı açısından kritik öneme sahiptir. DAC, geleneksel ya da bölünmüş olarak tasarlanabilir. Geleneksel yöntemde kapasite büyüklükleri 2 ve 2'nin üsleri şeklinde artmaktadır. Ancak bu durum toplam kapasitenin de eksponansiyel olarak büyümesine sebep olmakta ve yüksek çözünürlüklü ADC'lerin tasarlanmasını engellemektedir. çözüm olarak bölünmüş DAC yapısı tercih edilir. Bu yapıda DAC, MSB ve LSB kısımları olarak adlandırılan iki parçaya ayrılır. MSB bölümünün LSB bölümü ile bağlantısı birim büyüklükte seri kondansatör üzerinden sağlanmaktadır. Birim kapasitenin büyüklüğü ve MSB / LSB kısımlarını oluşturan kapasitelerin sayısı girişten görülen kapasiteyi ve sistem performansını doğrudan etkilemektedir. MSB kısmı büyüdükçe doğrusallık performansı iyileşmekte ancak girişten görülen kapasite artmaktadır. Benzer şekilde birim kapasite değeri arttıkça kapasitelerin birbiri ile olan eşleşmesi iyileşmekte ancak gerilimlerin istenen değere oturması güçleşmektedir. Lineerliği arttırmak, INL/DNL performansını iyileştirmek için termometrik ağırlıklı kapasitelerin kullanılması sıklıkla tercih edilen bir yöntemdir. Ancak bu yöntemle sayısal devrelerin kompleksliği artmakta, serim zorlaşmaktadır. Dolayısıyla tasarım gereksinimlerine bağlı olarak optimum DAC konfigürasyona karar verilmelidir. Her bir yapı için ADC'yi tasarım programlarında test etmenin uzun süre alacağı bir gerçektir. Çok daha kısa ve kolay bir şekilde MATLAB modeli kullanılarak DAC yapısına karar verilebilir. Bunların yanısıra DAC seriminden kaçınılmaz olarak meydana gelecek parazitik kapasitelerin sistem performansına etkileri gözlemlenebilecek ve elde edilen sonuçlar serim aşamasında klavuzluk edecektir. Karşılaştırıcı bloğunun girişe indirgenmiş gürültüsü ve dengesizlik gerilimi, devrenin performansını bozan diğer önemli faktörlerdir. Ayrıca örnekleme gürültüsünün ve referanslardan gelen gürültünün sonuca etkisi incelenecektir. Yapılan analizler sayısal hata düzeltme algoritması olan versiyon için tekrar edilecek ve sonuçlar karşılaştırılacaktır. Sonuç olarak SAR ADC'nin temel hata mekanizmaları ve idealsizlikleri incelenecek, ADC'nin limitleri belirli bir teknoloji, hız ve çözünürlüğe göre tespit edilecektir. TSMC 65 nm CMOS teknolojisi kullanılarak 14 bit 20MSPS diferansiyel bir SAR ADC tasarlanmış ve üretime gönderilmiştir. Model sonuçları ile ölçüm sonuçları karşılaştırılarak oluşturulan modelin güvenirliliği incelenmiştir.

Özet (Çeviri)

Analog to digital converters are the main interfaces between analog world and digital circuits. The quantities which are meaningful for human senses such as voice, light, temperature etc. are not suitable for processing directly by electronic circuits. The analog values must be transformed to their electrical representations, which means the analog values are expressed as magnitude, phase or frequency of current or voltage. Finally, this information are converted to digital bits via analog to digital converters in order to be processed by digital circuits. Similarly, the digital data which consists of generally logic-1 and logic-0 are not understandable for humans. Hence, the digital to analog converters transform the bit stream to analog representations. Therefore, the need for data converters never decreases. Various types of analog to digital converter topologies are developed according to system and area requirements. Low power consumption, small area usage and design simplicity helped, SAR ADCs to become the most popular architecture at moderate speed and moderate to high resolution application in the last decades. Even though the designed ADC has physical n-bit resolution, never achieved n-bit ENOB performance in real conditions. Capacitor and transistor both arising from fabrication process, deteriorate the performance of ADC directly. The value of the capacitors affects the transfer function on the first order. Hence, the capacitor mismatch is the main limitation for high resolution ADCs. External noises which originates from electrical network, power supplies, light sources and other environmental factors such as temperature, electrical/magnetic fields are unfortunately inevitable. Also there are different internal noise and error mechanisms arise from active and passive devices. The effects of these distorting factors can be reduced using special design and fabrication techniques, but never eliminated. The obtained performance has an upper limit, no matter how successful the design. If redundancy or digital calibration techniques are used, the performance can be improved. However the power consumption and area usage increase after the application of these techniques. The purpose of the thesis is to examine the limitation of SAR ADC with and without digital calibration and redundancy. In this thesis, a differential SAR ADC model is created (with and without redundancy) in MATLAB environment in order to investigate error mechanisms and non idealities. The effects of capacitive mismatch, parasitic capacitances of DAC array, comparator noise and offset, the noise of reference voltages, sampling noise and settling behavior on ADC performance can be determined using MATLAB model. Also the optimum configuration for DAC can be chosen and, if necessary, number of the thermometric bits can be specified. This model can also be adapted easily other SAR topologies. Although this model does not include some problems such as charge injection, clock feedthrough and kickback noise, it efficiently models SAR ADCs, reducing simulation times by multiple order of magnitudes. A 14 bit differential SAR ADC is design in Cadence design environment. The design is fabricated in TSMC 65nm CMOS technology. The active die area is $2mm^2$ with full rail to rail input swing of $5V_{pp}$. A 74 dB SNDR is achieved at 20M SPS sampling rate and 5 MHz input frequency. The total power consumption is less than 25 mW from 1.2 V and 2.5 V supply voltages. In conclusion, SAR ADC performance limitations and design bottlenecks was determined thanks to the MATLAB model.The realized behavioral model will be a good start point for a designer who is dealing with SAR ADC.

Benzer Tezler

  1. Tez No

    397789

    Behavioral modelling of SAR ADC

    SAR ADC'nin davranışsal modellenmesi

    MEHMET ARDA AKKAYA

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ TOKER

  2. Tez No

    742514

    Yapısal eşitlik modellemesi ve bir uygulama

    Structural equality modeling and an application

    YUKE BAI

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    İstatistikNecmettin Erbakan Üniversitesi

    İstatistik Ana Bilim Dalı

    PROF. DR. AŞIR GENÇ

  3. Tez No

    813982

    Süreç yönetimi için iş ve zaman etüdü projelerinin fonksiyonel modellenmesi ve savunma sanayiinde uygulanması

    Functional modelling of work and time studies for process management and an application to defense industry

    MERAL YÜZÜKIRMIZI

    Yüksek Lisans

    Türkçe

    Türkçe

    2018

    Endüstri ve Endüstri MühendisliğiKırıkkale Üniversitesi

    Endüstri Mühendisliği Ana Bilim Dalı

    PROF. DR. SÜLEYMAN ERSÖZ

  4. Tez No

    532514

    Antecedents and consequences of Turkish millennials' e-loyalty; A structural equation modeling application

    Türkiye'deki Y jenerasyonunun çevrimiçi bağlılıklarının öncülleri ve sonuçları; Yapısal eşitlik modellemesi uygulaması

    MELTEM CANDEMİR ÖĞMEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    İşletmeMarmara Üniversitesi

    İşletme (İngilizce) Ana Bilim Dalı

    PROF. DR. EMİNE SERRA YURTKORU

  5. Tez No

    880639

    Unutulan kentsel hafıza yapıları ve miras değerlerinin dijital etkileşimler ve oyunlaştırma ile aktarımı: Mardin yetimhanesi

    Transfer of forgotten urban memory structures and urban heritage values with digital interactions and gamification: Mardin orphanage

    DOĞAN KALAK

    Yüksek Lisans

    Türkçe

    Türkçe

    2024

    Mimarlıkİstanbul Teknik Üniversitesi

    Bilişim Ana Bilim Dalı

    DOÇ. DR. DERYA GÜLEÇ ÖZER

    DR. ÖĞR. ÜYESİ SERDAR AYDIN

Geri Dön