Universal verification methodology case study on field programmable gate array for hardware certification in aviation
Havacılıkta donanım sertifikasyonu için universal verification methodology kullanımı ile field programmable gate array üzerinde vaka çalışması
- Tez No: 724800
- Danışmanlar: DOÇ. DR. UFUK SAKARYA, DR. İBRAHİM HÖKELEK
- Tez Türü: Yüksek Lisans
- Konular: Havacılık ve Uzay Mühendisliği, Elektrik ve Elektronik Mühendisliği, Aeronautical Engineering, Electrical and Electronics Engineering
- Anahtar Kelimeler: Havacılık, Sertifikasyon kriterleri, Sivil havacılık işletmeleri, Standartlar, Aviation, Certification criteria, Civil aviation companies, Standards
- Yıl: 2022
- Dil: İngilizce
- Üniversite: Yıldız Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Aviyonik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Aviyonik Mühendisliği Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Günümüz aviyonik sistemlerinin gün geçtikçe karmaşıklaşması ile askeri ve sivil havacılık uygulamalarında emniyet konusu en önemli konu haline gelmiştir. Bu nedenle, herhangi bir hava aracı için geliştirilecek olan tüm donanımlar DO-254 süreçlerine uyumlu bir şekilde tasarlanmalıdır. DO-254 süreçleri anlattıkları aktiviteler ve görevler ile emniyeti sağlamaktadır. DO-254'e göre, özel mikro kodlu bileşen tasarımlarında emniyetin sağlanabilmesi için bazı ek doğrulama faaliyetleri yapılmalıdır. Gereksinimler havacılığın temel unsurlarıdır. Bir tasarımın tamamlanmış sayılabilmesi için bir tüm gereksinimleri karşılanmalıdır. Bu nedenle, özel mikro kodlu bileşenlerin gereksinimlere göre doğrulanmasına kapsamlı bir şekilde özen gösterilmelidir. PLD tasarım süreçleri arasında en çok zaman alıcı olan süreç verifikasyon sürecidir. Zaman ve bütçe anlamında doğru verifikasyon metodunun seçilmesi çok kritiktir. İnsan dahili verifikasyon havacılıkta daha az tercih edilen bir yöntemdir çünkü insanlar hata yapabilir. Bu nedenle günümüzde en çok kullanılan doğrulama yöntemi otomatik simülasyondur. Endüstri, farklı tipteki otomatik testbench'lerin aynı yol ile oluşturulabilmesini sağlayan ortak bir metodoloji geliştirmiştir. Bu sayede doğrulama ortamlarının tekrar kullanılabilirliği maksimuma çıkarılmıştır. Bu metodolojinin ismi UVM'dir. Bu tez çalışması kapsamında DO-254 süreçlerine ilişkin teorik bilgiler anlatılmaktadır. ARINC – 429 veri yolunu dijital bir alt sistem olarak doğrulamak için Evrensel Doğrulama Metodolojisi (UVM) kullanıldı. Bu verifikasyon aktivitesi, DO-254'de aktarılan verifikasyon sürecine uygun gereksinimler yazılması ve bu gereksinimlerin doğrulanması ile gerçekleştirildi.
Özet (Çeviri)
As the complexity of modern avionics system increases, the safety becomes the most critical aspect for both the military and civil aviation applications. Therefore, every hardware which will be developed for any aircraft must be designed with the compliance of DO-254 processes. These processes include activities and objectives that necessary to ensure the safety. According to DO-254, there should be some extra verification activities made to cover safety needs for DAL A and B custom micro coded component designs. Requirements are the key elements of the aviation. All the requirements must be covered to a design to count as completed. Therefore, verification of the custom micro coded components against requirements should be taken care comprehensively. The most time-consuming process among Programmable Logic Device (PLD) design processes is the verification. Therefore, choosing the right verification method is a highly critical decision for making sure that the safety requirements are met while the project budget is not exceeded. Human made verification is less preferable method as humans can make mistakes. Therefore, the most used verification method today is the automated simulation. The industry has developed a common methodology that everyone can create different automated testbenches with the same way. In this way reusability of the verification environments are maxed. This methodology's name is the Universal Verification Methodology (UVM). In this thesis, theoretical information of the DO-254 processes are explained. Universal Verification Methodology (UVM) is used to verify ARINC – 429 data bus as a digital subsystem. This verification activity is presented by complying DO-254 verification process as requirements are written and verified.
Benzer Tezler
- İnşaat projelerinde uyuşmazlık çözüm yöntemi seçimi için çok kriterli karar verme modeli
A multi-criteria decision making model for dispute resolution method selection in construction projects
DENİZ İLTER
- Test of a System Designed With SystemVerilog
TASARLANMIŞ BİR SİSTEMİN SYSTEMVERİLOG İLE DOĞRULANMASI
HAKAN HACIOĞLU
Yüksek Lisans
İngilizce
2022
Elektrik ve Elektronik MühendisliğiGebze Teknik ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ ÖNDER ŞUVAK
- Yalın yönetim öğeleri ve tekstil sektörüne uygulanabilirliği
Lean management concepts and their applicability to the textile industry
İSMAİL CİHAN PEKER
Yüksek Lisans
Türkçe
1997
İşletmeİstanbul Teknik Üniversitesiİşletme Ana Bilim Dalı
DOÇ. DR. SEMRA DURMUŞOĞLU
- An agent-based framework for systematic generative feature engineering in financial markets
Finansal piyasalarda sistematik üretici değişken mühendisliği için yapay zekâ ajanları temelli bir yaklaşım
MUSTAFA ENES KARAMAN
Yüksek Lisans
İngilizce
2026
Bilim ve Teknolojiİstanbul Teknik ÜniversitesiBüyük Veri ve İş Analitiği Ana Bilim Dalı (disiplinlerarası)
PROF. DR. ALP ÜSTÜNDAĞ
- Politics of urban planning in Ankara betwen 1985 and 2005
Ankara`da 1985 ve 2005 arasında kent planlamanın siyaseti
SAVAŞ ZAFER ŞAHİN
Doktora
İngilizce
2007
Siyasal BilimlerOrta Doğu Teknik ÜniversitesiSiyaset Bilimi ve Kamu Yönetimi Ana Bilim Dalı
DOÇ.DR. H. TARIK ŞENGÜL